[发明专利]压印存储器

说明书

技术领域

本发明涉及集成电路存储器领域，更确切地说，涉及掩膜编程只读存储器（mask-ROM）。

背景技术

Mask-ROM被用来存储出版。它含有一层数据录入膜。数据录入膜中的图形为数据图形，它代表其所存储的数据。图1的mask-ROM实施例是一个交叉点（cross-point）阵列存储器。它含有多条顶地址线（如2a-2d）、底地址线（如1a-1d）和存储元（如5aa-5dd）。地址线的宽度为f。其数据录入膜是一层隔离介质膜3b，它阻挡顶地址线和底地址线之间的电流流动，并通过数据开口（如通道孔）的存在与否来区别存储元的不同状态。如在存储元5aa处有一数据开口，它代表‘1’；在存储元5ab处无数据开口，它代表‘0’。本图仅画出了数据开口附近的隔离介质膜3b（由交叉图纹表示）。为了显示地址线以及它们与数据开口之间的关系，其它地方的隔离介质膜3b没有被画出。该图也没有画出存储元中的二极管等部件。

在现有技术中，数据录入膜中的图形是通过图形转换从数据掩膜版得来的。图形转换也称为印录（print），即通过“印”的方式来录入数据。本发明将承载内容数据的掩膜版称为数据掩膜版。当集成电路的特征尺寸小于光刻机的光学波长时，掩膜版需要采用分辨率增强技术（resolution enhancement techniques，即RET），如光学接近修正（optical proximity correction，即OPC）和相位移掩膜版（phase-shift mask）等。这些技术的引入导致在制造100纳米以下掩膜版时需要写入的数据量极大地增加，同时也使其制造工艺日趋复杂。

尤其糟糕的是，数据掩膜版上的数据图形不同于存储器的其它掩膜版图形，如地址线图形、存储柱（storage pillar）图形、存储孔（storage hole）图形等。地址线图形、存储柱图形和存储孔图形具有很强的微米尺度周期性，即在微米大小的区域内，图形是以一定周期重复的。微米之所以很重要是因为它代表曝光光线的衍射范围。上述图形比较适宜采用OPC和phase-shift mask等RET技术。另一方面，数据掩膜版中的数据图形完全没有微米尺度周期性，即在微米大小的区域内，数据图形完全不重复。数据图形不适合OPC、phase-shift mask等RET技术，这使数据掩膜版的制造非常复杂。上述这些因素导致在90nm之后，数据掩膜版成本急剧上升。例如说，在90nm结点一块数据掩膜版的成本约为5万美元，在22nm结点其成本则涨到25万美元。在90nm之后，高昂的数据掩膜版成本将极大地限制mask-ROM的广泛应用。

发明内容

本发明的主要目的是提供一种降低数据录入成本的方法。

本发明的主要目的是提供一种降低数据掩膜版成本的方法。

根据这些以及别的目的，本发明提出一种压印存储器（imprinted memory），尤其是三维压印存储器（three-dimensional imprinted memory，简称为3D-iP）。它采用压印法（imprint-lithography）来印录数据。压印法也称为纳米压印法（nano-imprint lithography，简称为NIL）。

压印法通过在模版（template）上施加压力，使压印胶（imprint resist）产生机械变形从而实现图形转换。采用压印法来录入数据的主要优势是其数据模版远比光刻法中的数据掩膜版便宜。这里，数据模版是用来将数据图形转换到数据录入膜的模版。模板也被称为母版（master）、印戳（stamp）、模具（mold）等。在压印法中，由于数据录入膜中的图形是数据模版上图形的1：1拷贝，它没有光刻法的光学失真问题，因此数据模版不需要OPC，其制造过程中所需写入的数据量远远小于数据掩膜版。此外，压印法也不用担心衍射效应，其数据模版不需要使用相位移技术，从而避免采用复杂的掩膜版工艺。更重要的是，压印法使印录具有纳米尺度（如1纳米到100纳米）、且不具有微米尺度周期性的数据图形成为可能。总的说来，由于制造数据模版比数据掩膜版容易，因此数据模版成本更低，故压印存储器具有较低的数据录入成本。

相应地，本发明提出一种制造压印存储器的方法，其特征在于包括如下步骤：1）形成一数据录入膜；2）通过压印法将数据图形从一数据模版转换到该数据录入膜中；3）形成多条与该数据录入膜耦合的地址线；其中，该数据图形代表存储于该存储器中的数据，该数据图形具有纳米尺度，且不具有微米尺度周期性。

附图说明