[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，要提高驱动电流，需要增加栅极宽度。但是，增加栅极宽度与半导体本身尺寸的按比例缩小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（未示出）和位于栅介质层上的栅电极（未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。由于现有技术中，在形成鳍部后就直接在衬底和鳍部上形成栅极结构，由于现有工艺的局限例如光刻分辨率的限制，很难在FinFET的尺寸上获得技术节点的突破，晶体管的性能也有待进一步的提高。

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

目前形成的FinFET器件中大多在一个芯片上所有的鳍式场效应晶体管都具有相同的鳍部高度，从而具有相同的沟道宽度。然而在一个芯片的实际的电路中，不同的电路的性能不同，需要的晶体管的性能也不同。所以，在一个芯片上形成不同高度的鳍部将有利于根据需要来调整电路的性能。

发明内容

本发明解决的问题是提供了一种半导体结构的形成方法，所述方法可以在一个芯片上形成多个具有不同高度的鳍部，工艺简单，能够有效地调节晶体管的性能以满足实际需要。

为解决上述问题，本发明提出了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有第一区域和第二区域，所述第一区域表面具有第一鳍部，所述第二区域表面具有第二鳍部，所述第一鳍部顶部具有第一硬掩膜层，所述第二鳍部顶部具有第二硬掩膜层；在第一鳍部和第二鳍部两侧沟槽内形成绝缘层，所述绝缘层高度低于第一鳍部和第二鳍部的高度；在绝缘层表面形成侧墙，所述侧墙分别覆盖第一硬掩膜层和第一鳍部的侧壁以及第二硬掩膜层和第二鳍部的侧壁，所述侧墙高度与第一硬掩膜层和第二硬掩膜层顶面齐平；去除第一鳍部顶部的第一硬掩膜层，暴露出第一鳍部的顶面，所述顶面与第一鳍部两侧侧墙形成沟槽；在第一鳍部顶部的沟槽内进行选择性外延，形成第三鳍部，所述第三鳍部高度与第一鳍部高度不同。

优选的，所述第一硬掩膜层和第二硬掩膜层的材料包括SiN、SiON、SiO₂或无定形碳。

优选的，所述绝缘层的材料包括SiO₂、SiN或SiON。

优选的，所述第一鳍部和第二鳍部的形成工艺是反应离子刻蚀。

优选的，形成所述绝缘层的方法包括：在沟槽内填充满绝缘介质；用化学机械研磨的方法使绝缘介质与第一硬掩膜层和第二硬掩膜层齐平；回刻蚀所述绝缘介质，形成高度低于第一鳍部和第二鳍部的绝缘层。

优选的，所述侧墙的材料包括SiON、SiO₂、SiCN或BN。

优选的，在去除所述第一鳍部顶部的硬掩膜层之前，在第二区域表面形成覆盖层。

优选的，还包括，去除第二鳍部顶部的第二硬掩膜层，暴露出第二鳍部的顶面，所述顶面与第二鳍部两侧侧墙形成沟槽；在第二鳍部顶部的沟槽内进行选择性外延形成第四鳍部，所述第四鳍部高度与第二鳍部高度不同。

优选的，在去除所述第二鳍部顶部的第二硬掩膜层之前，在第一区域表面形成覆盖层。

优选的，所述覆盖层的材料是光刻胶。

优选的，在第一鳍部或第二鳍部顶部的沟槽内进行选择性外延的方法还包括：回刻去除侧墙顶部的外延层。

优选的，去除所述侧墙顶部的外延层之后，继续刻蚀沟槽内的外延层分别形成第三鳍部和第四鳍部，所述第三鳍部和第四鳍部的高度不同且都不超过两侧侧墙的高度。

优选的，形成栅极结构，所述栅极结构位于绝缘层表面并且横跨所述第三鳍部与第二鳍部；在所述第三鳍部与第二鳍部两端分别形成源极和漏极，所述源极和漏极位于栅极结构的两侧。