[发明专利]一种基于氧化硅衬底的V型槽结构的制作方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，尤其涉及一种基于氧化硅衬底的V型槽结构的制作方法。

背景技术

光纤和波导阵列之间的互联是实现光电子器件实用化中需要解决的最大的技术问题。通常的单模光纤芯径只有几个微米，而波导的宽度和深度也只有几个微米。相对调节容差很小，特别是光纤阵列两端连结的器件间距相差悬殊，对准连结耦合难度更大。通常是用无源波导器件来完成这样的工作。不论是玻璃无源波导器件还是LiNbO₃无源波导器件，其损耗都远远大于单模光纤。

为了减低光纤和波导连结的耦合，目前采用V型槽结构以提高对准的精度。因此，V型槽制作的精度就成为该技术的关键。

如图7所示，现有典型的V型槽一般有两种，第一种结构如图7（a）所示，V型槽的槽底部是尖的，另第一种结构如图7（b）所示，V型槽的槽底部是平的。现有的V型槽的制作方法是，在硅[100]晶向面上，以硅[110]晶向面为基准，用氧化硅层为掩膜层，用KOH溶液，在80摄氏度的温度下腐蚀硅，腐蚀的速率约为1微米／分钟。V型槽的获得是利用硅单晶的各向异性腐蚀的特性，因此，晶向的失调对V型槽的质量影响很大。制作中发现，当掩膜层氧化硅偏离硅[110]晶向，腐蚀后得到的V型槽边线不平直，槽壁起伏不平，V型槽的长度也受限制，更主要的还会引起V型槽的展宽，从而增大光纤和波导对接的损耗。

发明内容

本发明要解决的技术问题是提供一种基于氧化硅衬底的V型槽结构的制作方法，用半导体刻蚀的方法制作V型槽，以提高其结构上的精确度，从而降低光纤和波导对接的损耗。

为解决上述技术问题，本发明提供一种基于氧化硅衬底的V型槽结构的制作方法，主要包含步骤如下：

步骤1，在硅衬底上生长一层氧化膜；

步骤2，在氧化膜上生长介质掩膜层；

步骤3，在介质掩膜层上涂光刻胶，光刻，显影，然后干法刻蚀定义出介质掩膜层的图形；

步骤4，去除光刻胶；

步骤5，用步骤3定义出图形的介质掩膜层对下面的氧化膜刻蚀定义出需要的V型图形；

步骤6，去除介质掩膜层。

步骤1中，所述氧化膜的生长方法可以采用化学气相沉积法，所述氧化膜的厚度为1～60微米。所述氧化膜的生长采用一次性成膜，或者采用压应力和张应力的薄膜交替沉积，以解决由于膜质过厚而出现的薄膜剥落的问题。

步骤2中，所述介质掩膜层采用氮氧化硅、或者氮化硅、或者氮氧化硅和氧化硅混合使用，或者氮化硅和氧化硅混合使用。所述介质掩膜层的生长方法可以采用化学气相沉积法；所述介质掩膜层的厚度为100埃～1微米。

步骤3中，所述干法刻蚀定义出介质掩膜层的图形，所述介质掩膜层刻蚀的开口宽度D（如图3所示）为1～60微米，刻蚀深度为介质掩膜层的生长厚度。

步骤5中，所述氧化膜刻蚀的深度B（如图5所示）为1～60微米，开口宽度C（如图5所示）为1～60微米。所述氧化膜的刻蚀方法为湿法刻蚀，或干法刻蚀，或湿法刻蚀和干法刻蚀的混合使用。所述氧化膜刻蚀的刻蚀角度A（如图5所示）为30～90度。

步骤6中，所述去除介质掩膜层的方法为湿法刻蚀，或干法刻蚀，或湿法刻蚀和干法刻蚀的混合使用。

和现有技术相比，本发明具有以下有益效果：用半导体工艺中的刻蚀方法刻蚀V型槽，提高了V型槽结构的精确度，极大的改善了V型槽边线不平直，槽壁起伏不平，以及沟槽长度上的限制。从而提高了光纤和波导对接的精确度，以降低光纤和波导对接的损耗。

附图说明

图1是本发明方法的步骤1完成后的剖面示意图；

图2是本发明方法的步骤2完成后的剖面示意图；

图3是本发明方法的步骤3完成后的剖面示意图；

图4是本发明方法的步骤4完成后的剖面示意图。

图5是本发明方法的步骤5完成后的剖面示意图。

图6是本发明方法的步骤6完成后的剖面示意图。

图7是现有典型的V型槽结构示意图，其中图7（a）是一种现有典型的V型槽结构示意图，图7（b）是另一种现有典型的V型槽结构示意图。

图中附图标记说明如下：

101是硅衬底，102是氧化膜，103是介质掩膜层，104是光刻胶，A是刻蚀角度，B是氧化膜102刻蚀的深度，C是氧化膜102刻蚀的开口宽度，D是介质掩膜层103刻蚀的开口宽度。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。