[发明专利]一种基于氧化硅衬底的V型槽结构的制作方法有效
申请号: | 201210297931.3 | 申请日: | 2012-08-20 |
公开(公告)号: | CN103632953A | 公开(公告)日: | 2014-03-12 |
发明(设计)人: | 成鑫华 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王函 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 氧化 衬底 结构 制作方法 | ||
1.一种基于氧化硅衬底的V型槽结构的制作方法,其特征在于,主要包含步骤如下:
步骤1,在硅衬底上生长一层氧化膜;
步骤2,在氧化膜上生长介质掩膜层;
步骤3,在介质掩膜层上涂光刻胶,光刻,显影,然后干法刻蚀定义出介质掩膜层的图形;
步骤4,去除光刻胶;
步骤5,用步骤3定义出图形的介质掩膜层对下面的氧化膜刻蚀定义出需要的V型图形;
步骤6,去除介质掩膜层。
2.如权利要求1所述的方法,其特征在于,步骤1中,所述氧化膜的生长方法采用化学气相沉积法,所述氧化膜的厚度为1~60微米。
3.如权利要求1或2所述的方法,其特征在于,步骤1中,所述氧化膜的生长采用一次性成膜,或者采用压应力和张应力的薄膜交替沉积,以解决由于膜质过厚而出现的薄膜剥落的问题。
4.如权利要求1所述的方法,其特征在于,步骤2中,所述介质掩膜层采用氮氧化硅、或者氮化硅、或者氮氧化硅和氧化硅混合使用,或者氮化硅和氧化硅混合使用。
5.如权利要求1或4所述的方法,其特征在于,步骤2中,所述介质掩膜层的生长方法采用化学气相沉积法;所述介质掩膜层的厚度为100埃~1微米。
6.如权利要求1所述的方法,其特征在于,步骤3中,所述干法刻蚀定义出介质掩膜层的图形,所述介质掩膜层刻蚀的开口宽度(D)为1~60微米,刻蚀深度为介质掩膜层的生长厚度。
7.如权利要求1所述的方法,其特征在于,步骤5中,所述氧化膜刻蚀的深度(B)为1~60微米,开口宽度(C)为1~60微米。
8.如权利要求1或7所述的方法,其特征在于,步骤5中,所述氧化膜的刻蚀方法为湿法刻蚀,或干法刻蚀,或湿法刻蚀和干法刻蚀的混合使用。
9.如权利要求1或7所述的方法,其特征在于,步骤5中,所述氧化膜刻蚀的刻蚀角度(A)为30~90度。
10.如权利要求1所述的方法,其特征在于,步骤6中,所述去除介质掩膜层的方法为湿法刻蚀,或干法刻蚀,或湿法刻蚀和干法刻蚀的混合使用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210297931.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种改进的登高车
- 下一篇:一种钒电池的防反接保护板
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造