[发明专利]立体垂直式存储器的制作方法

说明书

技术领域

本发明大体上涉及一种立体垂直式存储器的制作方法，更具体言之，其涉及一种具有U形管通道结构的立体垂直式存储器的制作方法。

背景技术

对于传统的平面式存储器结构而言，存储单元(cell)中的栅极、源极、以及漏极等部件皆设置在同一平面上，故有效存储单元的面积(一般为4F2，F为曝光机台的极限)仅能依靠改变曝光机台的曝光线宽(CD)来微缩化(scale down)，其存储器单位面积下所能制作的存储单元数目很难有突破性的成长。特别是现今的存储器制作工艺已进入了线宽40纳米(nm)以下的世代，具备如此线宽能力的曝光机台所费不赀，故制作工艺技术的开发成本十分昂贵。现今业界中有开发出许多制作工艺，得以使用现有的曝光机台制作出尺寸更为微缩的元件或结构，然该些制作工艺大多相当复杂，容易导致产品良率的下降，是为其一大缺点。再者，对于平面式存储器结构而言，当尺寸微缩到一定程度以下时，相邻存储单元之间必定会有严重的干扰效应，导致电性的劣化。上述诸多原因无疑对存储器尺寸的微缩是一大阻碍。

鉴于现今平面式存储器结构在尺寸微缩方面已到达了瓶颈，业界遂开始研究开发立体垂直式的存储器结构，以期存储器的存储单元数目能有突破性的成长。在立体垂直式存储器结构中，存储器的控制栅呈垂直堆叠设置，故可以大幅地降低有效存储单元所需的面积(一般为6F²/N，F为曝光机台的极限，N为控制栅的叠层数目)，且其所使用的制作工艺皆可以现有的制作工艺机台来进行，无需投资巨额的成本在高阶制作工艺机台或是新技术上。

现今业界有两种受瞩目的立体垂直式存储器技术，一者为Pipe-shaped bit cost scalable(P-BiCS，暂译为管状位成本尺寸可变式技术)，一者为Terabit Cell Array Transistor(TCAT，暂译为兆位存储单元阵列晶体管)，目前该两存储器技术皆有其优缺利弊所在。

就P-BiCS技术而言，其存储器结构请参考“2009 Symposium on VLSI Technology Digest of Technical Papers”技术文摘中第7-1节，标题名为“Pipe-shaped BiCS Flash Memory with 16 Stacked Layers and Multi-Level-Cell Operation for Ultra High Density Storage Devices”的技术论文中的FIG.2所示，存储信号会从上层的来源线(source line,SL)经由一U形管状的通道路径(pipe connection,PC)传至同样位于上层的位线(bit line,BL)，其沿途会经过多个堆叠设置的控制栅(control gate,CG)，达到数据存储效果。P-BiCS技术的优点在于其来源线(source line,SL)设置在存储器结构的上层，故可使用金属材料来制作，具有较低的阻质。但是在现有的P-BiCS制作工艺中，其控制栅CG部分并无法使用金属材质来制作，故字符线的的RC值较高，对存储器电性有不好的影响，且其于后续制作工艺中也不易进行字符线(word line,WL)的接触制作工艺。

另一方面，就TCAT技术而言，其存储器结构请参考“2009 Symposium on VLSI Technology Digest of Technical Papers”技术文摘中第10A-1节，标题名为“Novel Vertical-Stacked-Array-Transistor(VSAT)for ultra-high-density and cost-effect NAND Flash memory devices and SSD(Solid State Drive)”的技术论文中的FIG.1及FIG.2所示，存储信号从底部的源极端来源线(SSL)往上经过多层堆叠的控制栅CG结构而到达位于上层的位线BL，达成数据存储效果。TCAT技术的优点在于其制作工艺得以采用金属材料来制作控制栅CG，故具有较低的字符线RC值。TCAT技术的缺点在于其来源线SL是形成在底部的多晶硅层上，无法以金属材料来制作，故来源线SL的阻值较高，对存储器电性有不好的影响。

是以，上述现行的两种立体垂直式存储器技术都仍有其制作工艺与结构上先天的缺陷存在，如何改良并克服该些缺点是为所述技术领域的技术人员仍需努力研究的课题。

发明内容