[发明专利]一种焊盘结构及其制备方法在审
申请号: | 201210261996.2 | 申请日: | 2012-07-26 |
公开(公告)号: | CN103579008A | 公开(公告)日: | 2014-02-12 |
发明(设计)人: | 彭冰清 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/488 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 盘结 及其 制备 方法 | ||
技术领域
本发明涉及半导体器件领域,具体地,本发明涉及一种焊盘结构及其制备方法。
背景技术
焊接线结合技术是一种广泛使用的方法,用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步,半导体的几何尺寸不断缩小,因此线结合焊盘的尺寸变得较小。在40nm以及小于该尺寸的器件中,越来越小的焊盘尺寸给焊线结合以及封装过程带来挑战。
例如目前焊盘结构的制备方法为:首先在介电质102中形成顶部金属层104,以及位于顶部金属层104下方的顶部通孔103,如图1a所示,在所述介电质以及所述顶部金属层104上方形成第一钝化层101,然后蚀刻所述第一钝化层101中间部位形成开口,以露出所述顶部金属层,如图1b所示,沉积焊盘金属层105并通过所述第一钝化层101上的开口与所述顶部金属层104连通,如图1c所示,蚀刻所述焊盘金属层105,保留位于顶部金属层104上方的焊盘金属层105,去除两侧的部分,如图1d所示,沉积第二钝化层106,如图1e所示,蚀刻所述第二钝化层,以露出所述焊盘金属层105,如图1f所示。
在半导体器件尺寸较大时,结合线和Al焊盘的粘合不存在技术问题,因为以往器件以及焊盘的尺寸足够大,所以结合线和焊盘之间的相接触、粘合的面积较大,较大的面积产生的粘合力可以满足焊接线结合以及封装的需要,但是随着器件尺寸的缩小,结合线和Al焊盘的粘合已经达到极限程度,特别是器件尺寸发展到28nm级别时,结合线和焊盘相互接触的面积变的很小,如图1g所示,目前焊盘金属层例如是Al层的表面层为一定弧度的凹形,导致焊接线球与Al焊盘之间的接触面积以及粘合力进一步降低,焊接线球很容易从焊盘表面脱落,使封装过程的稳定性降低。
因此,随着器件尺寸的不断缩小,如何克服结合线与焊盘金属层之间接触面积小,粘合力小,焊接线球容易脱落的问题,成为器件封装过程中必须要解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前在制备集成电路封装过程中所述焊盘容易发生裂纹以及损害的问题,提供了一种焊盘结构的制备方法,包括:
提供具有顶部金属层和顶部通孔的叠层;
在所述叠层上沉积第一钝化层;
蚀刻所述第一钝化层,形成第一开口以露出所述顶部金属层;
沉积焊盘金属层,通过所述第一开口与顶部金属层相连;
平坦化所述焊盘金属层;
蚀刻所述焊盘金属层的两侧部分,以露出所述第一钝化层;
沉积第二钝化层;
蚀刻所述第二钝化层形成第二开口,以露出所述焊盘金属层。
作为优选,所述第一钝化层包括依次层叠的PESIN层、PETEOS层、SiN层和TEOS层。
作为优选,所述PESIN层的厚度为650-850埃,所述PETEOS层的厚度为3800-4200埃,所述SiN层的厚度为650-850埃,所述TEOS层的厚度为2400-2600埃。
作为优选,所述PESIN层的厚度为750埃,所述PETEOS层的厚度为4000埃,所述SiN层的厚度为750埃,所述TEOS层的厚度为2500埃。
作为优选,所述第一钝化层的沉积方法为化学气相沉积法。
作为优选,所述焊盘金属层包括三层,自下而上依次为TaN层,第一Al层,第二Al层。
作为优选,所述TaN层的厚度为600-800埃,第一Al层的厚度为7.5-9.5千埃,第二Al层的厚度为7.5-9.5千埃。
作为优选,所述TaN层的厚度为700埃,第一Al层的厚度为8.5千埃,第二Al层的厚度为8.5千埃。
作为优选,所述焊盘金属层的沉积方法为物理气相沉积法。
作为优选,所述焊盘金属层的厚度比目标厚度多800-2000埃。
作为优选,所述焊盘金属层的厚度比目标厚度多1000埃
作为优选,所述平坦化所述焊盘金属层的过程中去除800-2000埃厚度的Al层。
作为优选,所述平坦化所述焊盘金属层的过程中去除1000埃厚度的Al层。
作为优选,所述第二钝化层包括依次层叠的PETEOS层和SiN层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210261996.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:将接合的晶圆分离的系统及方法
- 下一篇:一种形成氧化层的方法及半导体产品
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造