[发明专利]通过Ar溅射进行硬质掩膜CD控制的方法

说明书

技术领域

本发明涉及一种通过蚀刻蚀刻层而在半导体晶片上形成半导体器件的方法。

更具体地，本发明涉及将特征蚀刻到硅基蚀刻层中。

背景技术

在通过硬质掩膜来蚀刻硅基层时，硬质掩膜的侧壁可能腐蚀，这增加了被蚀刻特征的空间CD，其中条（bar）CD变小。

发明内容

为了实现上述并且依照本发明的目的，提供一种用于在等离子体处理腔室中通过带图案硬质掩膜将特征蚀刻到硅基蚀刻层中的方法。提供硅溅射以将硅从硅基蚀刻层溅射到带图案硬质掩膜的侧壁上以在所述带图案硬质掩膜上形成额外侧壁。通过带图案硬质掩膜来蚀刻所述蚀刻层。

在本发明的另一呈现形式中，提供一种用于在等离子体处理腔室中通过带图案硬质掩膜将特征蚀刻到硅基蚀刻层中的方法。提供硅溅射，以将硅从硅基蚀刻层溅射到该带图案硬质掩膜的侧壁上以在该带图案硬质掩膜上形成额外侧壁，所述提供硅溅射包括：使溅射气体流入所述等离子体处理腔室中，其中所述溅射气体包括氩气并且无蚀刻剂；将溅射气体形成等离子体以产生氩离子；提供大于200伏的偏压，所述偏压用足够的能量将所述等离子体中的氩离子加速至所述硅基蚀刻层以使硅从所述硅基蚀刻层溅射；以及停止所述溅射气体的流动。通过该带图案硬质掩膜来蚀刻所述蚀刻层。

下面在本发明的详细描述中并且结合下面的附图对本发明的这些以及其它特征进行更加详细的说明。

附图说明

在附图的图中通过举例说明而非限制的方式阐释了本发明，其中相似的附图标记指代相似的元件，并且在附图中：

图1为本发明的实施例的流程图。

图2A-D为利用创造性工艺形成特征的示意图。

图3为可用于本发明的实施例中的等离子体处理腔室的示意图。

图4为可用于实现本发明的计算机系统的示意图。

图5为硅溅射步骤的更详细的流程图。

图6为氧化步骤的更详细的流程图。

图7为蚀刻硅基蚀刻层的更详细的流程图。

具体实施方式

现在将参照如附图中图示出的几个优选实施例对本发明进行详细的说明。在下面的说明中，为了提供对本发明的全面理解，阐述了多个具体的细节。然而，本领域技术人员显而易见的是，可不通过这些具体细节中的一些或全部来实现本发明。在其它实例中，为了避免不必要地混淆本发明，未对公知的工艺步骤和/或结构进行详细的说明。

图1是本发明的实施例的高级流程图。在该实施例中，带图案硬质掩膜形成在硅基蚀刻层的上方（步骤104）。硅基蚀刻层可以为衬底的部分，诸如硅晶片，或者可以为衬底上方的层，诸如形成在硅晶片上方的多晶硅层。硅基蚀刻层主要为硅，诸如单晶硅或多晶硅，或者为非定形硅，其可具有掺杂剂。硅基蚀刻层放置于等离子体处理腔室中（步骤108）。蚀刻层经过硅溅射（步骤112）。硅溅射将硅从硅基蚀刻层溅射到硬质掩膜的侧壁上。将溅射的硅氧化（步骤116）。对硅基蚀刻层进行蚀刻（步骤118）。从等离子体处理腔室中去除衬底（步骤120）。

在本发明的优选实施例中，氧化硅的硬质掩膜沉积到硅蚀刻层上方（步骤104）。在另一实施例中，硬质掩膜为氮化硅。图2A为上面已经形成有带图案氧化硅掩膜204的硅蚀刻层208的示意性剖视图。一个或多个中间图案层可以布置在硅蚀刻层208和带图案氧化硅硬质掩膜204之间。另外，一个或多个层可以位于硬质掩膜204的上方或蚀刻层208的下方。在该示例中，多晶硅层212形成在硬质掩膜204的上方。

硅基蚀刻层放置在处理工具中（步骤108）。图3示意性地示出了依照本发明的一个实施例可用于执行蚀刻硅晶片的工艺的等离子体处理系统300的示例。等离子体处理系统300包括等离子体反应器302，离子体反应器302中设有等离子体处理腔室304。通过匹配网络308调谐的等离子体电源306将电力供给至位于电力窗312附近的TCP线圈310以在等离子体处理腔室304中形成等离子体314。TCP线圈（上部电源）310可配置为在处理腔室304内生成均匀扩散轮廓。例如，TCP线圈310可被配置为在等离子体314中产生螺旋管形电力分布。设置电力窗312以将TCP线圈310与等离子体腔室304分离，同时容许能量从TCP线圈310传递至等离子体腔室304。由匹配网络318调谐的晶片偏压电源316向电极320提供电力以在由电极320支撑的晶片322上设定偏压。控制器324设定用于等离子体电源306和晶片偏压电源316的点。