[发明专利]双肖特基结氧化锌半导体薄膜晶体管及制作方法

说明书

技术领域：

本发明涉及一种双肖特基结氧化锌半导体薄膜晶体管及制作方法。

背景技术：

目前国内外研究的ZnO薄膜晶体管主要采用顶栅与底栅场效应结构。传统的非晶硅TFT在大面积排布时表现出良好的电特性，但是它们在正偏压工作条件下并不稳定。此外，在驱动OLED显示时，由于电荷诱导效应和亚稳态的产生，导致开启电压不可避免出现漂移现象。相反，低温多晶硅TFT在驱动OLED显示时具有良好的开启电压稳定性，但是不利于大面积排布，表现出不均匀性，从而限制了其应用领域。

近年来国内外文献中报道使用ZnO透明薄膜材料作为TFT的导电沟道，主要采用顶栅和底栅结构，其驱动电压较高，工作电流在微安量级[4-5]，还不能够充分满足有源有机发光二极管平板显示器所需要的毫安量级驱动电流。

发明内容：

本发明的目的是提供一种驱动电压低，工作电流大，栅极电压控制灵敏，具有高速、高电流密度的双肖特基结氧化锌半导体薄膜晶体管及制作方法。

上述的目的通过以下的技术方案实现：

一种双肖特基结氧化锌半导体薄膜晶体管，其组成包括：底衬板，所述的底衬板上面连接源极Ag薄膜层，所述的源极Ag薄膜层上面连接导电沟道ZnO薄膜层，所述的导电沟道ZnO薄膜层上面连接栅极半绝缘Al薄膜层，所述的栅极半绝缘Al薄膜层上面连接所述的导电沟道ZnO薄膜层，所述的导电沟道ZnO薄膜上层上面连接所述的漏极Ag薄膜层。

所述的双肖特基结氧化锌半导体薄膜晶体管，所述的导电沟道ZnO薄膜层的厚度为120±20 nm，所述的栅极半绝缘Al薄膜层的厚度为20±10 nm，所述的源极Ag薄膜层的厚度为50nm。

一种双肖特基结氧化锌半导体薄膜晶体管的制作方法，本制作方法采用垂直叠层结构，由五层薄膜构成，分别为沉积在基底上的源极Ag薄膜，Ag薄膜上面是导电沟道ZnO薄膜，中间一层是栅极半绝缘Al薄膜，Al薄膜上面是导电沟道ZnO薄膜，最上面是漏极Ag薄膜，Ag和ZnO接触面形成了肖特基接触，Al和ZnO接触面形成了欧姆接触。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，基底材料为石英玻璃，源漏电极为金属Ag薄膜，采用纯度为99.99%的Ag靶材，在真空度为6.0×10-4Pa、氩气流量为5.0sccm条件下利用直流磁控溅射镀膜15s；栅极电极为金属Al薄膜，采用纯度为99.99%的Al靶材，利用与制备源漏电极薄膜相同的工艺条件，溅射镀膜20s；栅极分别与漏极和源极之间夹着有源层ZnO薄膜，使用射频磁控溅射，溅射功率为150W，温度为27 ^oC，抽真空6.0×10-4PA，氩气流量5.0sccm，磁控室充入氩气后磁控室的压强1.0Pa，磁控室Zn靶材辉光之后充入氧气，氧气流量为2.6sccm，通入氩气和氧气之后磁控室压强为1.6Pa；预溅射10分钟后除去Zn靶材表面的污染物，获得的ZnO薄膜厚度为120±20nm。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，在源极Ag加以正向偏压VDS时，源极金属Ag薄膜层的电子正向注入它上面一层ZnO薄膜层，由于栅极Al和下层ZnO薄膜层及上层ZnO薄膜形成欧姆接触，零偏电压时，在上层Ag和ZnO接触面形成的肖特基结的内建电势作用下，使得源极注入到ZnO中的电子隧穿栅极Al，形成漏极电流；在由Ag薄膜构成的漏极和源极间加以VDS偏压时，随漏源极电压增加，靠近源极一侧的Ag和ZnO接触面肖特基势垒降低，从而越过势垒的电子数目增多，流过漏源电极电流IDS随之增大；通过施加不同的栅极电压，可以实现对漏源电流的控制。

有益效果：

1.本发明是以源极与漏极金属Ag薄膜与ZnO薄膜形成双肖特基结、以ZnO为活性层的垂直结构的金属氧化物半导体薄膜晶体管，具有驱动电压低，工作电流大，栅极电压控制灵敏，具有高速、高电流密度的特点。