[发明专利]单层多晶非易失性存储器单元

权利要求书

1.一种非易失性存储器单元，包括：

半导体衬底；

耦合电容器，其位于所述半导体衬底的第一有源区中；以及

检测晶体管和隧道电容器，均位于所述半导体衬底的共享的第二有源区处，所述隧道电容器与所述检测晶体管的栅极并联配置；

其中，所述耦合电容器、所述检测晶体管和所述隧道电容器共享一个共用的浮置栅电极，并且所述检测晶体管包括源极区和漏极区，所述源极区和所述漏极区被配置为使得所述隧道电容器由所述浮置栅电极与所述检测晶体管的源极区之间的重叠区域来限定。

2.根据权利要求1所述的非易失性存储器单元，还包括栅极电介质层，其位于所述浮置栅电极与所述半导体衬底之间。

3.根据权利要求1所述的非易失性存储器单元，其中，所述耦合电容器由所述浮置栅电极与所述第一有源区的第一掺杂阱之间的重叠区域来限定，所述耦合电容器在所有侧面上与浅沟槽隔离区邻接。

4.根据权利要求1所述的非易失性存储器单元，还包括所述半导体衬底的第三有源区，其支持用于字线的接触块，所述第三有源区位于所述第一有源区的所述第一掺杂阱中，但下降至所述半导体衬底中的第一深度，并通过浅沟槽隔离区与所述第一有源区分隔开，其中，所述第一深度小于所述第一有源区的所述第一掺杂阱的深度，且所述第三有源区通过所述第一有源区的所述第一掺杂阱的在所述第一深度以下延伸的那部分电学连接至所述耦合电容器。

5.根据权利要求1所述的非易失性存储器单元，其中，所述检测晶体管的所述源极区是共享的所述第二有源区的第二掺杂阱，并且在所述单元的平面内，所述第二掺杂阱的面积显著大于所述浮置栅电极与所述第二掺杂阱之间的重叠区域的面积。

6.根据权利要求1所述的非易失性存储器单元，其中，所述检测晶体管的漏极区是轻掺杂漏极区。

7.根据权利要求1所述的非易失性存储器单元，其中，所述检测晶体管的漏极耦合至用于位线的接触块，以及所述检测晶体管的源极耦合至用于源极线的接触块。

8.根据权利要求1所述的非易失性存储器单元，还包括控制晶体管，其被限定在所述半导体衬底的第四有源区中，所述控制晶体管被配置为在所述用于位线的接触块与所述检测晶体管之间与所述检测晶体管串联，其中，所述控制晶体管的栅极与所述共用的浮置栅电极电学隔离。

9.根据权利要求8所述的非易失性存储器单元，其中，通过对所述控制晶体管的栅极处的电压进行操纵，所述控制晶体管可操作性地将所述检测晶体管与所述用于位线的接触块隔离。

10.根据权利要求1所述的非易失性存储器单元，其中，所述半导体衬底是p型衬底，以及所述浮置栅电极是n型掺杂导体。

11.根据权利要求4所述的非易失性存储器单元，其中，所述第一掺杂阱是n型阱。

12.根据权利要求5所述的非易失性存储器单元，其中，所述第二掺杂阱是n型阱。

13.根据权利要求1所述的非易失性存储器单元，其中，所述检测晶体管是n沟道器件，以及所述隧道电容器是n型MOS电容器。

14.根据权利要求1所述的非易失性存储器单元，其中，所述耦合电容器的电容显著大于所述隧道电容器和所述检测晶体管的栅极电容的总电容。

15.根据权利要求14所述的非易失性存储器单元，其中，所述耦合电容器的电容比所述隧道电容器和所述检测晶体管的栅极电容的总电容大10倍以上。

16.根据权利要求1所述的非易失性存储器单元，其中，所述浮置栅电极为多晶硅。

17.根据权利要求1所述的非易失性存储器单元，其中，所述浮置栅电极基本上被刻蚀停止层覆盖。

18.根据权利要求1所述的非易失性存储器单元，其中，所述单元包括保护层，其介于所述浮置栅极与刻蚀停止层之间，用于抑制所述浮置栅极与所述刻蚀停止层之间的导电。

19.根据权利要求1所述的非易失性存储器单元，其中，所述保护层是硅化物保护层。