[发明专利]一种多层压敏电阻器及其制备方法

说明书

技术领域

本发明涉及电子元器件，尤其涉及一种多层压敏电阻器及其制备方法。

背景技术

随着移动通信设备的普及,体积的减小和所需电源电压的降低,使其防过电压、静电放电（ESD）的保护变得日益重要，而作为电路中浪涌保护最佳元件和ESD防护首选的元件的多层片式压敏电阻器也得到了广泛的应用。目前，世界上生产多层片式压敏电阻器瓷料体系及内电极材料体系主要有如下四种情况：

1、ZnO-Bi₂O₃系，其内电极采用纯Pd或Pd30/Ag70体系，这两种体系结合的缺点主要有4点：                                                瓷体中的Bi元素与内电极中的Pd元素发生化学反应，对产品的电性能有一定的不良影响。生产成本高，比纯Ag内电极高出3倍以上。这种体系的产品烧成温度较高，一般在1000℃以上，不利于节能降耗。④电压梯度高于450V/mm，不太适合生产压敏电压5V系列的产品。

 2、ZnO-Pr₆O₁₁系，其内电极采用纯Pt，这两种体系结合的缺点主要有2点：

①生产成本高，比纯Ag内电极高出10倍以上。②产品烧结温度很高，1280℃以上，不利于节能降耗。

 3、ZnO-V₂O₅系，内电极采用Pd/Ag合金，缺点：产品的电性能非常差（非线性系数低、漏电流大、抗电流冲击性差等）、可靠性差，内电极含有Pd，生产成本高。

4、ZnO-玻璃系，内电极采用Pd/Ag合金，缺点：产品的电性能非常差，电压梯度高于700V/mm以上，内电极含有Pd，生产成本高。

发明内容

本发明要解决的技术问题是提供一种生产成本低、电性能好的多层压敏电阻器及其制备方法。

本发明要解决的技术问题是通过以下技术方案实现的：一种多层压敏电阻器，包括压敏电阻体，以及瓷体内的内电极，所述的压敏电阻体是由ZnO-Bi₂O₃- SiO₂-SnO₂系瓷料体系组成，所述的内电极是纯Ag电极。所述的ZnO-Bi₂O₃-SiO₂-SnO₂系瓷料体系,其具体摩尔配方组份为，ZnO 87.5～92.8mol%、Bi₂O₃ 0.5～3.0 mol%、SiO₂ 0.5～2.5mol%、SnO₂ 0.5～2.0mol%、Sb₂O₃0.5～2.0mol%、 TiO₂ 0.5～2.5mol%、 Co₃O₄ 0.3～1.0mol%、 MnCO₃ 0.5～1.0mol%、 Cr₂O₃ 0.2～0.5mol%、 Nd₂O₃ 0.01～0.1mol%、Al(NO₃)₃.9H₂O 0.003～0.01mol%。

本发明还提供了上述多层压敏电阻器的制备方法，包括配料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧端、电镀、测试工序，其特征在于： 所述的配料球磨是先将配方中的Bi₂O₃、SiO₂、SnO₂、Sb₂O₃、TiO₂、Co₃O₄、MnCO₃、Cr₂O₃、Nd₂O₃、Al(NO₃)₃.9H₂O混合球磨后，然后再与主材料ZnO配料球磨。所述的烧结工序中，在880℃～960℃温度下，保温5±1小时。