[发明专利]在基于沟槽的碳化硅功率器件中的分裂栅结构

说明书

技术领域

本发明的实施例是关于功率集成电路，更确切地说，是关于在碳化硅衬底中含有分裂栅沟槽MOSFET的集成结构。

背景技术

大多数半导体功率器件的制备都是利用硅作为衬底。目前，研发趋势正在朝着使用碳化硅（SiC）制备功率器件的方向发展，尤其是高压功率器件。碳化硅与硅相比，具有许多良好的特性，可以在高温、高功率以及高频下运行。此外，碳化硅功率器件具有很低的导通电阻（R_DSon）和很高的导热性，比硅功率器件高出500至1000倍，从而可以用于制备功率器件。

尽管碳化硅具有这些良好的特性，但它也有许多并不理想的特性，使得利用碳化硅制备基于沟槽的功率器件非常困难。关于利用碳化硅制备基于沟槽的功率器件的主要问题在于，在器件运行时很大的电场应力施加在布满沟槽的氧化物上。由于在碳化硅上击穿的临界场相当高，因此在运行时布满沟槽的氧化物中产生很大的场。这种高电场应力会导致氧化物灾难性的击穿。虽然有许多工艺可以降低这种场应力，但是这些工艺不是降低了器件的导通电阻，就是在实际制备过程中不实用。

正是在这一前提下，提出了本发明的各种实施例。

发明内容

本发明提供一种含有多个分裂栅沟槽MOSFET的集成结构，包括：

a）一个碳化硅衬底组合；

b）多个形成在碳化硅衬底组合内的沟槽，每个沟槽内衬一个钝化层，每个沟槽都用第一导电区和第二导电区以及一个绝缘材料填充，所述的绝缘材料的介电常数与碳化硅衬底组合的介电常数接近，第一导电区通过所述的绝缘材料与钝化层分开，第一和第二导电区形成集成结构的每个沟槽MOSFET的栅极区，第一导电区和第二导电区被钝化层分开；

c）一个形成在衬底组合上部的第一导电类型的掺杂本体区；以及

d）一个形成在每个沟槽附近的掺杂本体区中的第二导电类型的掺杂源极区，其中第二导电类型与第一导电类型相反。

上述的集成结构，碳化硅衬底组合包括碳化硅衬底。

上述的集成结构，碳化硅衬底组合包括外延层形成在碳化硅衬底上。

上述的集成结构，钝化层由二氧化硅构成。

上述的集成结构，绝缘材料的介电常数在碳化硅衬底组合的介电常数的50%至150%之间。

上述的集成结构，绝缘材料由氮化硅构成。

上述的集成结构，还包括：

e）一个或多个接触沟槽，每个接触沟槽形成在源极区附近的两个邻近沟槽之间，每个接触沟槽的深度穿过本体区，延伸到碳化硅衬底组合中；以及

f）形成在每个接触沟槽内的肖特基势垒金属，肖特基势垒金属在肖特基势垒金属和碳化硅衬底组合之间的交界面处形成一个肖特基结，肖特基势垒金属构成肖特基二极管的阳极，碳化硅衬底组合构成肖特基二极管的阴极。

上述的集成结构，还包括：

g）两个第一导电类型的掺杂屏蔽区，在每个接触沟槽的对边上，每个掺杂屏蔽区都形成在本体区内。

上述的集成结构，掺杂屏蔽区的重掺杂程度高于本体区。

上述的集成结构，在第一导电区和沟槽底部之间的那部分绝缘材料，比绝缘材料和沟槽底部之间的那部分钝化层厚得多。

本发明还提供一种用于制备含有多个分裂栅沟槽MOSFET的集成结构的方法，包括以下步骤：

a）制备多个形成在碳化硅衬底组合内的沟槽，每个沟槽内衬一个钝化层，每个沟槽都用第一导电区和第二导电区以及一个绝缘材料填充，绝缘材料的介电常数与碳化硅衬底组合的介电常数接近，第一导电区通过绝缘材料与钝化层分开，第一和第二导电区形成集成结构的每个沟槽MOSFET的栅极区，第一导电区和第二导电区被钝化层分开；

b）用第一导电类型的掺杂物掺杂衬底组合的上部，形成一个本体区；并且

c）用第二导电类型的掺杂物掺杂一部分本体区，以便在那部分本体区中形成一个源极区，其中第二导电类型与第一导电类型相反。

上述的方法，碳化硅组合包括碳化硅衬底。

上述的方法，碳化硅组合包括一个外延层形成在碳化硅衬底上。

上述的方法，钝化层是由二氧化硅构成的。

上述的方法，绝缘层的介电常数在碳化硅衬底组合的介电常数的50%至150%之间。

上述的方法，绝缘层是由氮化硅构成的。

上述的方法，还包括：

d）制备一个或多个接触沟槽，每个接触沟槽形成在源极区附近的两个相邻沟槽之间，每个接触沟槽的深度穿过本体区，延伸到碳化硅衬底组合中；并且