[发明专利]半导体器件及其制造方法有效
| 申请号： | 201210170314.7 | 申请日： | 2012-05-28 |
| 公开（公告）号： | CN103456782A | 公开（公告）日： | 2013-12-18 |
| 发明（设计）人： | 殷华湘;秦长亮;马小龙;徐秋霞;陈大鹏 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构下方的衬底中的沟道区、以及沟道区两侧的源漏区，其特征在于：沟道区下方以及两侧具有应力层，源漏区形成在应力层中。
2.如权利要求1所述的半导体器件，其中，应力层具有∑或倒梯形截面。
3.如权利要求1所述的半导体器件，其中，源漏区顶部具有硅化物层。
4.如权利要求1所述的半导体器件，其中，源漏区顶部具有含硅的盖层，在含硅的盖层上具有硅化物层。
5.如权利要求1所述的半导体器件，其中，源漏区包括源漏扩展区和重掺杂源漏区。
6.如权利要求1所述的半导体器件，其中，对于PMOS而言，应力层的材料包括SiGe、SiSn、GeSn及其组合；对于NMOS而言，应力层的材料包括Si:C、Si:H、SiGe:C及其组合。
7.一种半导体器件制造方法，包括：
在衬底上形成栅极堆叠结构；
在栅极堆叠结构两侧的衬底中刻蚀形成源漏沟槽，其中，源漏沟槽与栅极堆叠结构之间的部分衬底构成沟道区；
在源漏沟槽中外延生长应力层，其中，应力层位于沟道区下方以及两侧；
在应力层中形成源漏区。
8.如权利要求7所述的半导体器件制造方法，其中，源漏沟槽具有∑或倒梯形截面。
9.如权利要求8所述的半导体器件制造方法，其中，形成源漏沟槽的步骤进一步包括：刻蚀衬底形成上下等宽的第一沟槽；刻蚀第一沟槽的侧壁形成第二沟槽。
10.如权利要求9所述的半导体器件制造方法，其中，第二沟槽相互连通。
11.如权利要求7所述的半导体器件制造方法，其中，在外延生长应力层的同时，对应力层上部进行原位掺杂，形成源漏区。
12.如权利要求7所述的半导体器件制造方法，其中，对应力层进行掺杂离子注入形成源漏区。
13.如权利要求7所述的半导体器件制造方法，其中，形成源漏区之后，在源漏区的顶部形成硅化物层。
14.如权利要求7所述的半导体器件制造方法，其中，形成源漏区之后，在源漏区的顶部先形成含硅的盖层，然后在含硅的盖层上形成硅化物层。
15.如权利要求7所述的半导体器件制造方法，其中，对于PMOS而言，应力层的材料包括SiGe、SiSn、GeSn及其组合；对于NMOS而言，应力层的材料包括Si:C、Si:H、SiGe:C及其组合。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210170314.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：双镜头数字变焦
- 下一篇：一种小型板材切割加工设备
- 同类专利
- 专利分类
