[发明专利]半导体存储装置

说明书

相关申请的交叉引用

本申请要求分别于2011年5月31日和2012年4月23日向韩国知识产权局提交的申请号为10-2011-0052245和10-2012-0042120的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体集成电路，更具体而言涉及一种半导体存储装置的页缓冲器结构。

背景技术

随着移动系统的发展，对于诸如非易失性存储器件的半导体存储器件的要求增加。

快闪存储器件作为一种能够对数据进行电擦除和编程的非易失性存储器器件，即使在没有电能供应的情况下也可以保留数据。此外，快闪存储器件具有低功耗和高存取时间特性。

快闪存储器件根据单元和位线的配置而分成NOR型和NAND型。具体地，由于NAND快闪存储器件具有多个单元晶体管与位线串联耦接的串结构，因此NAND快闪存储器可以在相对小的面积内储存大量数据。

然而，随着高容量和高集成的趋势，快闪存储器件在单元面积和芯片尺寸上也具有很多限制。

发明内容

本文描述了一种能改善页缓冲器处理余量的半导体存储装置。

在本发明的一个实施例中，一种半导体存储装置包括：边界电路单元，所述边界电路位于低电压页缓冲器与高电压页缓冲器之间，并且在所述边界电路单元中集成有电路，所述电路被配置成将所述低电压页缓冲器与所述高电压页缓冲器电耦接。所述边界电路单元包括：第一边界电路单元，在所述第一边界电路单元中集成有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管被配置成经由从多个信号传输线中选中的信号传输线来接收相应的存储器单元区域的数据，所述多个信号传输线针对每列沿着第一方向延伸并布置；以及第二边界电路单元，所述第二边界电路单元被设置成在第一方向上与第一边界电路单元相邻，并且所述多个信号传输线延伸和布置在第二边界电路单元上，以及形成所述第一晶体管的有源区与形成所述第二晶体管的有源区彼此隔离开。

在本发明的一个实施例中，一种半导体存储装置包括：第一边界电路单元，在所述第一边界电路单元中集成有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管被配置成经由从多个信号传输线中选中的信号传输线来接收相应的存储器单元区域的数据，所述多个信号传输线针对每列沿着第一方向延伸；以及第二边界电路单元，所述多个信号传输线被布置在所述第二边界电路单元上并延伸到所述第一边界电路单元，并且所述第二边界电路单元包括重叠在所述多个信号传输线之上的多个上部互连。所述选中的信号传输线包括与所述第一晶体管的源极耦接的第一部分和与所述第一晶体管的源极耦接的第二部分，所述第一部分位于与所述选中的信号传输线相对应的列之上，所述第二部分位于要定位与所述选中的信号传输线相邻的信号传输线使得所述选中的信号传输线具有弯曲形状的列之上，并且位于所述相邻列中的所述信号传输线包括切口部分以安置所述选中的信号传输线的第二部分。

在本发明的一个实施例中，一种半导体存储装置包括：多个互连形成区域，所述多个互连形成区域彼此以相等的距离间隔开；以及互连，所述互连包括第一区域和第二区域，所述第一区域被设置在相应的互连形成区域之上，所述第二区域被设置在所述相应的互连形成区域和与所述相应的互连形成区域相邻的另一个互连形成区域之间的空间中。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是说明根据本发明的一个实施例的半导体存储装置的单位单元结构的电路图；

图2是说明根据本发明的一个实施例的半导体存储装置的页缓冲器的框图；

图3是图2的边界电路单元的详细电路图；

图4是已知的边界电路单元的布局图；

图5是根据本发明的一个实施例的边界电路单元的布局图；以及

图6是沿图5的线VI-VI′截取的截面图。

具体实施方式

在下文中，将经由示例性实施例参照附图来描述根据本发明的半导体存储装置和具有所述半导体存储装置的半导体集成电路。

下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限于本发明所列的实施例。确切地说，提供这些实施例是为了使本说明书充分且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相同的部分。