[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置包括边界电路单元，所述边界电路单元位于低电压页缓冲器与高电压页缓冲器之间，并具有被配置成将所述低电压页缓冲器与所述高电压页缓冲器电耦接的电路，

其中，所述边界电路单元包括：

第一边界电路单元，所述第一边界电路单元包括第一晶体管和第二晶体管，所述第一边界电路单元被配置成经由从多个信号传输线中选中的信号传输线来接收相应的存储器单元区域的数据，所述多个信号传输线针对每列沿着第一方向延伸和布置；以及

第二边界电路单元，所述第二边界电路单元被设置成在所述第一方向上与所述第一边界电路单元相邻，并且具有在所述第二边界电路单元上延伸和布置的所述多个信号传输线，以及

形成所述第一晶体管的有源区与形成所述第二晶体管的有源区彼此隔离开。

2.如权利要求1所述的半导体存储装置，其中，所述第一边界电路单元包括：

第一有源区和第二有源区，所述第一有源区和第二有源区彼此之间以预定距离沿着所述第一方向布置；

第一晶体管，所述第一晶体管被布置在所述第一有源区之上并具有设置在与所述第一方向交叉的第二方向上的第一栅极、以及布置在所述第一栅极两侧的所述第一有源区中的第一源极和第一漏极；

第二晶体管，所述第二晶体管被布置在所述第二有源区之上且具有沿所述第二方向延伸的第二栅极以及布置在所述第二栅极两侧的所述第二有源区中的第二源极和第二漏极。

3.如权利要求2所述的半导体存储装置，还包括：

奇数位线，所述奇数位线与所述第一漏极电耦接；以及

偶数位线，所述偶数位线与所述第二漏极电耦接，

其中，所述奇数位线和所述偶数位线与所述信号传输线平行地布置在所述第一边界电路单元和所述第二边界电路单元之上。

4.如权利要求3所述的半导体存储装置，其中，所述奇数位线和所述偶数位线布置在相同的线上，并且彼此电绝缘。

5.如权利要求3所述的半导体存储装置，其中，所述奇数位线和所述偶数位线位于要形成所述选中的信号传输线的列中，以及

所述选中的信号传输线的第一部分位于预先布置的列中，并且所述选中的信号传输线的第二部分弯曲成位于相邻的列中。

6.如权利要求5所述的半导体存储装置，其中，位于所述相邻的列中的信号传输线包括与所述选中的信号传输线隔离的切口部分，以及

位于所述相邻的列的所述信号传输线的一部分经由形成在所述信号传输线之上的上部导电互连与位于所述相邻的列中的所述信号传输线的另一部分电耦接。

7.如权利要求6所述的半导体存储装置，其中，所述第二边界电路单元还包括多个上部互连，所述多个上部互连位于所述多个信号传输线之上。

8.如权利要求7所述的半导体存储装置，其中，所述多个上部互连和所述上部导电互连位于相同水平处。

9.如权利要求7所述的半导体存储装置，其中，所述上部互连每个都具有第一部分和第二部分，

所述第一部分与相应的信号传输线彼此重叠，

所述第二部分被设置在相应的信号传输线和与所述相应的信号传输线相邻的另一信号传输线之间的空间中；以及

弯曲部分被形成在所述第一部分与所述第二部分之间。

10.一种半导体存储装置包括：

包括第一晶体管和第二晶体管的第一边界电路单元，所述第一边界电路单元被配置成经由从多个信号传输线之中选中的信号传输线来接收相应的存储器单元区域的数据，所述多个信号传输线针对每列沿第一方向延伸；以及

第二边界电路单元，所述第二边界电路单元具有被布置在所述第二边界电路单元上并且延伸到所述第一边界电路单元的多个信号传输线，并且所述第二边界电路单元包括重叠在所述多个信号传输线之上的多个上部互连，

其中，所述选中的信号传输线包括与所述第一晶体管的源极耦接的第一部分以及与所述第二晶体管的源极耦接的第二部分，所述第一部分位于与所述选中的信号传输线相对应的列之上，所述第二部分位于要定位与所述选中的信号传输线相邻的信号传输线使得所述选中的信号传输线具有弯曲形状的列之上，并且

位于所述相邻的列中的所述信号传输线包括切口部分以与所述选中的信号传输线的所述第二部分隔离。