[发明专利]一种提高静态随机存储器读出冗余度的方法

说明书

技术领域

本发明涉及微电子领域，尤其涉及一种提高静态随机存储器读出冗余度的方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。

如图1中所示，图1是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域21所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域22所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。

读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，如图2所示，包括控制管1，下拉管21，上拉管22，假设第一节点31存储数据为高电位（即存储数据为“1”），而相应地，第二节点32存储数据为低电位（即存储数据为“0”），在读取动作前，位线41和位线42会被预充电到高电位，读取动作开始时，字线43打开，由于第一节点31存储的数据为高电位，所以位线41上的电压保持不变，而由于第二节点32存储的数据为低电位，位线42上的电压会被向下拉，通过感知位线41和位线42上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线43打开后，位线42上的电压被下拉的同时，第二节点32的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点32的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点32的中间电位，从而增加SRAM单元的读出冗余度。

随着工艺代的进步，特别是在65纳米以下工艺代中，会采用混合取向技术（Hybrid Orientation Technology）制备CMOS器件。这是由于硅能带的各向异性，当采用不同衬底晶向和沟道取向时，可以得到不同载流子迁移率的原因。对于NMOS器件，采用（100）衬底<110>沟道取向，可以获得最大的电子迁移率，而对于PMOS器件，采用（110）衬底<110>沟道取向，则可以获得最大的空穴迁移率。在采用混合取向技术制备CMOS器件时，通过外延技术，可以将两种衬底集成在一起。使得在同一硅片上，对NMOS器件采用（100）衬底<110>沟道取向，而对PMOS器件采用（110）衬底<110>沟道取向，以同时获得最大的电子和空穴迁移率。在通常的工艺中NMOS器件、PMOS器件以及控制管在采用混合取向技术制备后，NMOS器件控制管（因为其同样是NMOS器件）均采用（100）衬底<110>沟道取向，而PMOS器件采用（110）衬底<110>沟道取向，电子和空穴的迁移率同时达到最大。特别地，控制管的电子迁移率也达到最大，因此等效电阻较小。

发明内容

针对上述存在的问题，本发明的目的是提供提高静态随机存储器读出冗余度的方法。本发明在静态随机存储器制备工艺过程中，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。

本发明的目的是通过下述技术方案实现的：

一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：

提供一具有混合取向的衬底，衬底包括具有第一表面取向的第一衬底，具有第二表面取向的第二衬底和第三表面取向的第三衬底；

在所述第一衬底上制作一NMOS晶体管，所述NMOS晶体管中包括一第一沟道，所述第一沟道为具有第一晶向；在所述第二衬底上制作一PMOS晶体管，所述PMOS晶体管包括第二沟道，所述第二沟道具有第二晶向和第三衬底上制作一控制管，所述第三控制管包括一具有第三晶向的第三沟道；

在所述PMOS晶体管与所述NMOS晶体管之间形成第一浅沟槽隔离结构，在所述PMOS晶体管和所述控制管之间制作第二浅沟槽隔离结构。

上述的提高静态随机存储器读出冗余度的方法，其中，所述控制管为一PMOS器件。

上述的提高静态随机存储器读出冗余度的方法，其中，所述第一衬底的第一表面取向是(100)平面，所述第一晶向是<110>晶向。