[发明专利]包括电容器和双层金属接触的半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体地，涉及一种包括电容器、双层外围电路布线和双层金属接触的半导体器件及其制造方法。

背景技术

已经进行了许多努力来增加电容器的高度，以便在基板的有限区域中最大化电容器的电容特性，由此增加DRAM半导体器件的数据存储容量。DRAM的技术节点正随着设计规则的收缩而减小。因此，当传感数据(sensing data)存储在存储节点中时不仅非常难以确保存储电容(Cs)来保证传感余量(margin)，而且也非常难以减小寄生位线电容(Cb)。

在32nm或更低的技术节点中，图案的尺寸迅速变小，因此实质上更难以利用传统使用的圆柱形存储节点。因此，已经进行了一些努力来显著增加电容器的高度以确保其电容特性。然而，随着电容器高度迅速增加，板节点(plate node)蚀刻后的台阶(step)高度也迅速增加，从而蚀刻工艺余量迅速变小。而且，在其中形成了诸如传感放大器(SA)的外围电路的外围区域中，互连外围电路的布线图案的节距快速减小，使得利用单一图案化来形成外围电路布线图案变得困难。因此，已经进行了许多努力来应用双图案化技术(DPT)。

另外，随着电容器高度的增加，将外围电路布线或者板节点连接到金属线(M1)的金属接触(M1C)的高度也随之增加。而且，金属接触的金属接触孔变得更深，因此金属接触孔之间桥接现象的出现增多。随着金属接触孔加深，相对于金属接触孔顶部的尺寸增加，金属接触孔之间的间隔余量逐渐变窄，并且在形成金属接触孔后的清洁工艺中残留的氧化物的量增加从而增大了孔的尺寸。随着金属接触孔尺寸变大，接触孔间桥接发生的更频繁。如果为了克服以上描述的缺点而增加金属接触孔之间的间隔，则由于间隔的增加以及金属接触孔尺寸的变大，外围区域的面积将增加。因此，整个器件芯片的尺寸变大，从而带来非期望的结果。

发明内容

本发明的实施例涉及一种包括电容器和金属接触的半导体器件及其制造方法，其中存储节点的高度可增加以确保更高的电容，并且可以有效地防止外围电路布线和外围电路金属接触中的缺陷发生。

在一个实施例中，一种制造包括电容器和双层金属接触的半导体器件的方法包括以下步骤：在单元区域和外围区域形成第二层间绝缘层；形成通过第二层间绝缘层在外围区域上的部分的第二接触；选择性去除第二层间绝缘层在单元区域上的部分，并保留第二层间绝缘层在外围区域上的部分；形成模型层，该模型层覆盖单元区域的被去除第二层间绝缘层的部分以及第二接触；形成通过模型层在单元区域中的部分的存储节点；选择性去除模型层以暴露存储节点；形成覆盖被暴露的存储节点的电介质层和板节点；形成覆盖板节点的第三层间绝缘层；以及形成通过第三层间绝缘层的第三接触，以便分别连接到板节点和第二接触。

在另一实施例中，一种制造包括电容器和双层金属接触的半导体器件的方法包括以下步骤：在包括单元区域和外围区域的半导体基板的外围区域形成外围电路的外围晶体管的栅极；形成覆盖栅极的第一层间绝缘层；形成第一接触和第一外围电路布线层图案，该第一接触和该第一外围电路布线层图案与栅极连接从而构成外围电路；形成覆盖第一外围电路布线层图案的第二层间绝缘层；形成第二接触和第二外围电路布线层图案，该第二接触和该第二外围电路布线层图案通过第二层间绝缘层从而构成外围电路；选择性去除第二层间绝缘层在单元区域上的部分而保留第二层间绝缘层在外围区域上的部分；形成模型层，该模型层覆盖半导体基板的被去除部分第二层间绝缘层的部分以及第二外围电路布线层图案；形成通过模型层在单元区域中的部分的存储节点；选择去除模型层以暴露存储节点；形成覆盖被暴露的存储节点的电介质层和板节点；形成覆盖板节点的第三层间绝缘层；以及形成通过第三层间绝缘层的第三接触，以便使该第三接触分别连接至板节点和第二外围电路布线层图案。

在另一实施例中，外围电路可以包括传感放大器，其传感存储在存储节点中的数据。

制造半导体器件的方法的另一实施例还可以包括以下步骤：形成位线，该位线通过第一层间绝缘层在单元区域上的部分绝缘；以及形成存储节点接触，该存储节点接触通过第一层间绝缘层，以分别连接至存储节点。

在另一实施例中，形成位线的步骤可以包括以下步骤：在第一层间绝缘层中形成镶嵌沟槽；以及形成填充该镶嵌沟槽的位线。