[发明专利]一种实现数据加权平均算法的系统

说明书

技术领域

本发明涉及CMOS数字电路设计技术领域，特别涉及一种实现数据加权平均算法的系统。

背景技术

模数转换器(Analog-to-Digital Converter，ADC)是现代通信系统中极其重要的模块，同时也是限制整个通信系统数据处理能力的瓶颈所在。传统的Nyquist模数转换器，其元器件的匹配程度决定了ADC所能达到的精度。随着集成电路的特征尺寸不断减小，MOS晶体管的二阶效应愈加显著，设计高性能模拟电路所遇到的困难和挑战越来越大。当前的工艺水平可以达到0.1％(10bit)的器件匹配精度，然而对于精度为16bit以上的ADC来说，其匹配精度至少为0.0015％，采用普通MOS工艺无法实现。

Sigma-Delta ADC采用过采样(Over-Sampling)和噪声整形(Noise-Shaping)技术，有效衰减输出信号的带内量化噪声(quantized noise)，提高了信号带内信噪比，使得利用粗转换器实现高精度的模数转换成为可能。与传统的Nyquist转换器相比，Sigma-DeltaA/D转换器将提高精度的压力尽量转移到数字环节，充分利用了数字电路规模越来越大，速度越来越高而成本日益下降的发展趋势，在模拟电路部分降低了对性能指标和元器件匹配精度的要求，提高了电路设计的可行性。

Sigma-Delta ADC由Sigma-Delta调制器和数字滤波器构成，后者为全数字电路实现，可靠性较高；而调制器部分大多为模拟电路，其电路的性能决定了整个ADC的性能。评价ADC动态性能的主要指标为信噪比(Signal-to-Noise Ratio，SNR)，Sigma-Delta调制器的理想峰值信噪比(Peak SNR，PSNR)如下式所示

PSNR(dB)=10log(3222N)-20log(πN2n+1)+20(n+12)log(OSR)]]>

式中OSR为过采样比(采样频率与信号Nyquist率的比值)，n为调制器的阶数，N为量化器的位数。从上述公式可以看到，Sigma-Delta调制器的信噪比与OSR、n和N有关。提高调制器的信噪比，需要提高OSR、n或者N。提高过采样比OSR，意味着在信号带宽的一定的条件下提高采样频率，当信号带宽达到MHz数量级时，一味的提高时钟的采样频率，一方面电路功耗会急剧的增加，另一方面由于工艺条件限制而无法实现；提高调制器的阶数n，由于Sigma-Delta调制器是一个非线性的负反馈闭环系统，调制器阶数大于2会造成系统不稳定，使量化器过载进而使得调制器的性能急速下降。较为合适的方式是通过提高量化器的位数N来提高调制器的性能，而且提高N还会使得高阶调制器的稳定性增强，量化器的稳定输入范围增大，而对调制器不会造成影响。然而采用多位量化器，在反馈回路中就会用到多位DAC，而DAC的精度对调制器的影响很大，以一阶调制器多位量化器为例，X(z)输入信号，E_Q(z)为多位量化器的量化噪声，E_D(z)为反馈DAC的非线性误差引入的噪声，下式为传输函数

Y(z)＝z^-1X(z)+(1-z^-1)E_Q(z)-z^-1E_D(z)