[发明专利]垂直双扩散金属氧化物半导体晶体管及其制造方法

说明书

技术领域

本发明涉及半导体芯片制造领域，尤其涉及一种垂直双扩散金属氧化物半导体晶体管及其制造方法。

背景技术

VDMOS(Vertical double-diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体晶体管)的制造流程中，光刻次数很大程度上决定了制造工艺的成本。另外，VDMOS器件的元胞密度最直接地影响VDMOS器件的芯片总面积。

目前的沟槽型VDMOS器件制造工艺流程，一般至少需要四次光刻，才能完成整个结构，其具体过程参照图1～图4说明如下：

第一次光刻：如图1所示，进行沟槽(Trench)层光刻，制作沟槽101。

第二次光刻：如图2所示，进行源(SRC)层光刻，制作源区102。

第三次光刻：如图3所示，进行孔(CONT)层光刻，制作孔103。

第四次光刻：如图4所示，进行源极金属(Metal)层光刻，制作源极金属104。

在上述VDMOS器件的制造过程中，一方面，至少需要四次光刻，增加了制造成本；另一方面，两个沟槽101之间的距离不能过近，以防止出现套准偏差时，源极金属104与沟槽101内的栅极短接，如图5所示。因此，现有VDMOS器件的元胞密度较小。

发明内容

本发明的实施例提供一种垂直双扩散金属氧化物半导体晶体管及其制造方法，提高了器件元胞密度，降低了制造成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种垂直双扩散金属氧化物半导体晶体管的制造方法，包括：

对氮化硅层、垫氧层以及形成有第一高掺杂区、第一掺杂体区的外延层进行光刻及刻蚀处理，刻穿第一高掺杂区，露出第一掺杂体区，并在刻蚀区域底部形成第二掺杂区；

在第二掺杂区上方的侧壁上形成介质层；

对第二掺杂区进行刻蚀处理，刻穿第一掺杂体区，露出外延层，并在刻蚀区域的底部和侧壁形成第一氧化层，在内部填充多晶硅层；

在多晶硅层顶部形成第二氧化层；

去除氮化硅层、垫氧层及介质层，在第一高掺杂区、第二掺杂区和第二氧化层上形成第一金属层，并对第一金属层进行光刻、刻蚀处理。

一方面，提供一种垂直双扩散金属氧化物半导体晶体管，包括：

衬底；

在衬底上形成有外延层；

在外延层上形成有第一掺杂体区；

在第一掺杂体区上形成有第一高掺杂区；

在外延层和第一掺杂体区中形成有被氧化层包裹的栅极；

在第一掺杂体区中，栅极两侧形成有第二掺杂区；

在第一高掺杂区、第二掺杂区、栅极顶端的第二氧化层上形成有第一金属层。

本发明实施例提供的垂直双扩散金属氧化物半导体晶体管及其制造方法，优化了沟槽型VDMOS器件的工艺流程以及结构，相对现有技术而言，减少了光刻、刻蚀工艺的次数，降低了制造成本；沟槽之间无需再制造孔，从而有效防止了短路现象，提高了器件元胞密度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图一，

图2为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图二；

图3为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图三；

图4为现有的沟槽型VDMOS器件制造工艺过程中的结构示意图四；

图5为现有的沟槽型VDMOS器件制造过程中出现的源极金属与栅极短接的示意图；

图6为本发明实施例提供的VDMOS制造方法的流程示意框图；

图7为本发明实施例提供的VDMOS制造方法过程中的第一结构示意图；

图8为本发明实施例提供的VDMOS制造方法过程中的第二结构示意图；

图9为本发明实施例提供的VDMOS制造方法过程中的第三结构示意图；

图10为本发明实施例提供的VDMOS制造方法过程中的第四结构示意图；

图11为本发明实施例提供的VDMOS制造方法过程中的第五结构示意图；

图12为本发明实施例提供的VDMOS制造方法过程中的第六结构示意图；