[发明专利]一种驱动容性负载的有源下拉电路

权利要求书

1.一种驱动容性负载的有源下拉电路，其特征在于，包括：

输入单元，连接于驱动单元，用于将输入信号转换为差分信号；

驱动单元，连接于延迟单元，用于提供有源驱动电流，并对驱动电流源的电流进行共享和重新分配；以及

延迟单元，用于对输出信号进行延时之后控制驱动单元中的驱动电流源，实现输出从高电平切换到低电平时，对负载电容快速放电；从低电平切换到高电平时，对负载电容快速充电；完成输出信号在高电平和低电平之间的快速切换。

2.根据权利要求1所述的驱动容性负载的有源下拉电路，其特征在于，所述输入单元由差分对晶体管和上拉电阻构成，对输入信号进行放大之后转换为差分信号。

3.根据权利要求2所述的驱动容性负载的有源下拉电路，其特征在于，所述输入单元包括：

第一晶体管(Q1)，其基极与差分输入的同相端ViP相连，其发射极与第二晶体管(Q2)的发射极相连相连，且与第一电流源(I1)相连，标记为net1，其集电极与第一电阻(R1)的一端相连，且与驱动单元的第五晶体管(Q5)的基极相连，标记为net2；

第二晶体管(Q2)，其基极与差分输入的反相端ViN相连，其发射极与net1相连，其集电极与第二电阻(R2)一端相连，且与驱动单元的第六晶体管(Q6)的基极相连，标记为net3；

第一电流源(I1)，一端连接到电源电压VEE，另一端与net1相连；

第一电阻(R1)，一端与net2相连，另一端接地；以及

第二电阻(R2)，一端与net3相连，另一端接地。

4.根据权利要求3所述的驱动容性负载的有源下拉电路，其特征在于，所述第一晶体管(Q1)和第二晶体管(Q2)构成射极耦合对，分别接收差分信号ViP和ViN，并通过第一电阻(R1)和第二电阻(R2)将差分信号ViP和ViN转化为差分电压输出。

5.根据权利要求4所述的驱动容性负载的有源下拉电路，其特征在于，所述差分信号ViP和ViN是相位相反的差分信号，或者是一个接单端信号，另一个接单端信号的共模电平。

6.根据权利要求1所述的驱动容性负载的有源下拉电路，其特征在于，所述驱动单元是在传统射级跟随器基础上，引入延时单元，并将两个射级跟随器的驱动电流源连接在一起，从而实现对驱动电流源的电流进行共享和重新分配。

7.根据权利要求6所述的驱动容性负载的有源下拉电路，其特征在于，所述驱动单元包括：

第五晶体管(Q5)，其基极与net2相连，其集电极接地，其发射极作为本发明的一个反相输出端VoN，与延迟单元中第三电阻(R3)一端相连，且与第三晶体管(Q3)的集电极相连；

第三晶体管(Q3)，其基极与延迟单元中第三电阻(R3)的另一端相连，标记为net4，其集电极与反相输出端VoN相连，其发射极与第三电流源(I3)相连，标记为net5；

晶体管第六晶体管(Q6)，其基极与net3相连，其集电极接地，其发射极作为本发明的同相输出端VoP，与延迟单元中第四电阻(R4)相连，且与第四晶体管(Q4)的集电极相连；

第四晶体管(Q4)，其基极与延迟单元中第四电阻(R4)相连，标记为net6，其集电极与VoP相连，其发射极与net5相连；

第三电流源(I3)的一端与net5相连，另一端与电源电压VEE相连；以及

第四电流源(I4)的一端与net5相连，另一端与电源电压VEE相连。

8.根据权利要求7所述的驱动容性负载的有源下拉电路，其特征在于，所述第三晶体管(Q3)和所述第四晶体管(Q4)为下拉晶体管，其发射极连接在一起，构成射极耦合对；当两个晶体管基极输入电压差大于阈值电压，则射极耦合对的电流将集中在基极电压较大的晶体管中。

9.根据权利要求1所述的驱动容性负载的有源下拉电路，其特征在于，所述延时单元利用电阻和电容构成低通滤波器，具有延时作用。