[发明专利]实现单鳍鳍式场效应晶体管器件的芯更改

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种实现单鳍鳍式场效应晶体管器件的芯更改。

背景技术

集成电路(IC)技术在不断的改进中。这种改进常常涉及减小器件尺寸而获取更低的制造成本，更高的器件集成密度，更快的速度和更好的性能。光刻技术经常用于形成集成电路器件中的元件，通常是，曝光工具让光通过掩模或光罩并投射在晶圆的光刻胶层，导致光刻胶层具有在此的集成电路元件的图像。曝光工具的分辨率限制了更小尺寸的器件图案的形成。例如，形成具有少于二个鳍状件的鳍式场效应晶体管(FinFET)器件由于现有光刻分辨率的限制而受到限制。因此，尽管现行的光刻技术通常已经能够胜任它们的预期目的，但随着器件尺寸的继续缩小，现行的光刻技术并不是在各方面都让人满意。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，所述方法包括：

提供主掩模布局和齐整掩模布局以形成鳍式场效应晶体管(FinFET)器件的鳍状件，其中所述主掩模布局包括第一掩蔽部件，所述齐整掩模布局包括限定了至少二个鳍状件的第二掩蔽部件，所述第一掩蔽部件和所述第二掩蔽部件具有空间关系；以及

基于所述第一掩蔽部件和所述第二掩蔽部件的所述空间关系更改所述主掩模布局，其中更改所述主掩模布局包括更改所述第一掩蔽部件使得用所更改的主掩模布局和所述齐整掩模布局形成单鳍FinFET器件。

在可选实施方式中，其中：所述第一掩蔽部件限定了第一芯部件和第二芯部件，其中所述第一芯部件与所述第二芯部件相隔一距离；以及所述第二掩蔽部件的宽度大于所述第一芯部件和所述第二芯部件之间的所述距离，使得所述第一掩蔽部件和所述第二掩蔽部件的所述空间关系包括所述第二掩蔽部件覆盖所述第一芯部件的一部分和所述第二芯部件的一部分。

在可选实施方式中，更改所述第一掩蔽部件包括去除所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的一个。

在可选实施方式中，更改所述第一掩蔽部件还包括将补充的芯部件加入到所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的另一个中。

在可选实施方式中，所述补充的芯部件的长度大于所述第二掩蔽部件的长度。

在可选实施方式中，所述距离大约等于D_FIN+2W_FIN，其中D_FIN是相邻二个鳍状件之间的距离，W_FIN是鳍状件的宽度；以及所述第二掩蔽部件的所述宽度大约等于2D_FIN+2W_FIN。

在可选实施方式中，所述第一掩蔽部件限定了第一芯部件和第二芯部件，其中所述第一芯部件与所述第二芯部件相隔一距离，所述第一芯部件和所述第二芯部件具有第一宽度；以及所述第二掩蔽部件具有第二宽度，所述第二宽度大于所述第一宽度，从而使得所述第一掩蔽部件与所述第二掩蔽部件之间的所述空间关系包括所述第二掩蔽部件覆盖为所述第一宽度的所述第一芯部件的一部分。

在可选实施方式中，更改所述第一掩蔽部件包括将所述第二掩蔽部件的一部分和为所述第一宽度的所述第一芯部件的所述一部分合并。

在可选实施方式中，所述第一宽度大约等于相邻二个鳍状件之间的距离D_FIN；以及所述第二宽度大约等于2D_FIN+2W_FIN，其中W_FIN是鳍状件的宽度。

在可选实施方式中，所述方法还包括：基于更改的所述主掩模布局制造主掩模；以及基于所述齐整掩模布局制造齐整掩模。

在可选实施方式中，所述方法还包括使用所述主掩模及所述齐整掩模形成所述单鳍FinFET器件。

根据本发明的另一方面，还提供了一种方法，所述方法包括：

提供齐整掩模部件，所述齐整掩模部件具有长度L_TRIM和宽度W_TRIM，所述长度L_TRIM限定了鳍状件的长度L_FIN，所述宽度W_TRIM等于大约2(D_FIN+W_FIN)，其中D_FIN是相邻二个鳍状件之间的距离及_WFIN是鳍状件的宽度；