[发明专利]用于形成外延层的工艺

说明书

技术领域

本发明涉及微电子学，并且尤其涉及形成半导体材料的外延层，尤其是形成诸如在绝缘体上硅(SOI)衬底上制作的全耗尽型晶体管之类的晶体管的源极区和漏极区的外延层。

背景技术

可以使用外延生长步骤来控制绝缘栅极晶体管的源极区和漏极区的电特性。可以通过将掺杂剂引入到外延硅层中来具体控制存在于这些单晶区域内的掺杂剂水平。还可以引入锗原子或碳原子，以便修改外延层中的机械应变并且以便增加源极区和漏极区中的电荷载流子的迁移率。

此外，传统上，晶体管的栅极包括可能沉积在金属层上的至少一个多晶硅层。

如果通过外延形成源极区和漏极区，则外延层还可以出现在晶体管的包含多晶硅的栅极上。栅极上的外延生长因多晶结构而进一步提升，该多晶结构包括单晶硅晶粒和这些晶粒之间的类似于非晶材料的边界。可以继而在栅极上形成菇型突起(mushroom-shaped protuberance)，该突起的厚度可以大于在源极区和漏极区上外延地生长的厚度。

如果以例如栅极长度小于32纳米之类的先进技术制作晶体管，则在晶体管的栅极上的该外延地生长的突起的存在可以导致邻近栅极之间的短路或在源极/漏极接触焊盘和晶体管栅极之间的短路。

此外，包括在绝缘体上硅(SOI)衬底上的全耗尽型晶体管的集成电路的制造可以包括半导体材料的外延生长，所述外延生长旨在加厚源极区和漏极区。该加厚可以尤其使得着眼于创建接触焊盘而在所述区上形成金属硅化物更为容易。全耗尽型晶体管的源极区和漏极区在该外延生长之前具有约2纳米至3纳米的厚度。为了获得允许形成接触的硅厚度，可以执行约20纳米材料的外延生长。该外延生长可以因此使得厚外延突起出现在全耗尽型晶体管的栅极上，从而具有前述缺陷。

已经提出在晶体管的栅极上使用硬掩模以便防止形成硅突起。

虽然如此，但是使用硬掩模昂贵且难于实现。

发明内容

根据一个实现方式，提出了改进半导体材料的外延生长以便获得在单晶结构上的期望厚度的外延材料和在多晶结构上的零厚度。

根据一个方面，提出了一种工艺，其包括：

(a)在单晶半导体结构和多晶半导体结构上外延地生长半导体材料层；

(b)刻蚀所述外延层以便在单晶结构上保留非零厚度的所述材料而在多晶结构上保留零厚度；以及

(c)利用相同材料或不同材料、分别通过之前的步骤(b)获得所述单晶结构和所述多晶结构，将步骤(a)重复至少一次，并且将步骤(b)重复至少一次，直至在所述单晶结构上的外延层的层叠到达期望厚度。

外延生长步骤的速率和刻蚀步骤的速率依赖于待刻蚀的材料的结构。更准确而言，在多晶材料上的外延生长快于在单晶材料上的外延生长，并且可能外延的多晶材料比单晶材料刻蚀得快。

通过示例，如果在例如晶体管的源极或漏极的单晶硅上和在例如晶体管的栅极的多晶上外延地生长硅层，则可以在单晶结构上获得每分钟约5纳米的生长速率而在多晶结构上获得每分钟约10纳米的生长速率。在刻蚀步骤中，可以在单晶结构上获得每分钟约1纳米的刻蚀速率而在多晶结构上获得每分钟约10纳米的刻蚀速率。

因此，通过重复在单晶结构和多晶结构上的外延生长和刻蚀，可以在单晶结构上获得受控厚度的外延材料而在多晶结构上获得零厚度。

有利地，该工艺进一步包括在初始单晶结构和初始多晶结构(例如初始地SOI衬底内的薄源极/漏极区和全耗尽型晶体管的栅极区)上的初始半导体材料的初始外延生长，以便获得所述单晶结构和所述多晶结构，在所述单晶结构和所述多晶结构上将执行一个或多个外延生长/刻蚀循环，所述初始外延生长在低于步骤(a)的外延生长温度的温度下执行。

初始外延生长尤其固化和制备单晶结构的表面。

在低于步骤(a)的外延生长温度的温度下实现该初始外延生长尤其可应用于最薄的硅层，例如全耗尽型晶体管的源极和漏极。

还可以在温度上升和稳定阶段期间实现初始外延生长，并且可能一将材料加载进入外延反应器内就开始实现。

例如具有小于10纳米的厚度的这些薄层在高温下不稳定。

在这些薄单晶结构将保持稳定的温度下的初始外延生长使得可以获得可能足以提供步骤(a)和步骤(b)所需稳定性的单晶结构的小的厚度增加。

此外，步骤(a)和步骤(b)在较高的温度下实现，以便获得较高的速率。

薄层可能被可能的之前刻蚀步骤损伤。因此，如果晶体结构已被损伤，则单晶层可能是部分非晶的。

执行初始外延生长的温度可以允许单晶结构重结晶。