[发明专利]一种NAND闪存芯片及其棋盘格检查时的芯片编程方法

说明书

技术领域

本发明涉及存储领域，尤其涉及一种NAND闪存芯片及其棋盘格检查时的芯片编程方法。

背景技术

在NAND Flash(闪存)测试中，有一项重要而基本的测试，其基本过程是：将整个芯片上的cell(单元)编程为“0”cell和“1”cell的间隔组合，与每个“0”cell相邻的周围四个cell都是“1”，与每个“1”cell相邻的周围四个cell都是“0”，该分布图又被称为“Check Board(棋盘格检查)”。图1是进行Check Board时芯片中一部分区域的示意图，包括排列成3行3列的9个cell，三列cell分别与三条位线BL<n-1>、BL<n>、BL<n+1>相连，三行cell分别与三条读信号WL<n-1>、WL<n>、WL<n+1>相连，n为大于1的整数；在测试时，将连接位线BL<n-1>和读信号WL<n+1>的cell编程为1，将连接位线BL<n>和读信号WL<n+1>的cell编程为0，将连接位线BL<n+1>和读信号WL<n+1>的cell编程为1，将连接位线BL<n-1>和读信号WL<n>的cell编程为0，将连接位线BL<n>和读信号WL<n>的cell编程为1，将连接位线BL<n+1>和读信号WL<n>的cell编程为0，将连接位线BL<n-1>和读信号WL<n-1>的cell编程为1，将连接位线BL<n>和读信号WL<n-1>的cell编程为0，将连接位线BL<n+1>和读信号WL<n-1>的cell编程为1；芯片上其它位置上的cell的情况可以类推。

该测试的基本目的是检查Bitline(位线)之间的short(短路)及坏点情况。

为了完成这样一个Check Board的测试，需要对芯片进行Chip Program(芯片编程)操作。Nand Flash的Program(编程)是以Page(页)以基础的，必须一个Page做完后再进行下一个Page的Program操作，也就是Page by Page的进行。一个Page一般对应于一条Wordline(字线)，大小不同density(密度)的NAND Flash会有所不同，一般为512Byte(字节)、2K Byte、4K Byte等size(尺寸)。

Chip Program的具体过程如图2所示：要执行一次Page Program操作，首先需要发起Write Enable(写使能)命令，该命令是在进行任何要改变memory(存储器)内容的操作之前必须首先执行的，否则后面的命令将会被忽略；然后，执行Program load(编程装载)命令，将需要进行Program的Data Bytes(数据字节，在Check Board测试中，该Data Bytes就是010101......或101010......的序列，二种序列交替出现)全部传送到Cache Buffer(高速缓冲存储器缓冲器)中，这个过程对应于图2中的Serial Data In；而后发起Program Execute(编程执行)命令，开始将数据从Cache Buffer传送到NAND Flash的main array(主阵列)中，对于一个Page所进行的这个过程对应于图2中的时间Tpgm；待Data Bytes全部传送完毕后，就完成了一个Page的Program操作。在Program编程操作进行过程中，可以发起Polling查询命令，来查看所执行操作的状态。当一个Page的Program成功完成后，可以向Cache Buffer装载下一个序列的Data Bytes，开始下一个Page的Program；如图2所示，主阵列中含有多个块Block，如图2中的Block 1到Block N，N为NAND Flash中的Block的数量；每个Block中又含有多个，比如Page i(i为正整数)就属于Block M，M为1到N之间的一个整数。这样Page by Page，直到芯片所有Page都执行了Program操作，也即芯片中的内容已经是图1中所示的Check Board的形式。