[发明专利]一种多比特SONOS闪存单元、阵列及操作方法

说明书

技术领域

本发明涉及一种半导体存储器件，特别是涉及一种多比特SONOS闪存单元和阵列。

背景技术

近年来闪存(flash memory)存储器的发展非常迅速，闪存以其便捷、存储密度高、可靠性好等特点成为非易失性存储器中研究的热点。随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中，其原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使得存储在存储器中的数据不会因为电源中断而消失。每个闪存单元以一个场效应晶体管制成，包含一控制栅极(CG，control gate)和一浮动栅极(FG，floating gate)，浮动栅极可保持电荷，由于浮动栅极的存在使得闪存可以完成三种基本操作模式，即读、写、擦除。

图1为现有的闪存单元的结构示意图，包括：半导体衬底100，所述半导体衬底100内形成有p型掺杂阱；位于半导体衬底内的源极102和漏极101，所述源极102和漏极101的掺杂类型为n型；位于半导体衬底100表面的隧穿氧化层110；位于隧穿氧化层110表面的浮动栅极120；位于浮动栅极表面的隔离氧化层130；位于隔离氧化层130表面的控制栅极140。

在编程阶段，在漏极101施加一个漏极电压，在所述漏极电压的作用下，热电子从源极102向漏极101迁移；又在施加在控制栅极140的栅极电压的作用下，热电子从漏极101或者沟道区靠近漏极101的部分经过隧穿氧化层110注入浮动栅极120；在擦除节点，在源极102上施加一个源极电压，在源极电压的作用下，电子从浮动栅极120靠近源极102的部分经过隧穿氧化层110FN(Fowler-Nordheim tunneling)隧穿到源极102。一般而言，当浮动栅极120被注入电子时，该位就由数字“1”被改写成“0”，这一过程为写入，也可称为编程模式；相对的，当负电子从浮动栅极120中移走后，该位就由数字“0”变成“1”，此过程称为擦除，每个闪存单元能够存储1比特。但是，随着存储器件尺寸的进一步微缩，需要提供一种多比特的闪存单元，以提高闪存的存储密度。

发明内容

本发明的目的在于提供一种多比特SONOS闪存单元和阵列，以提高SONOS闪存存储器的存储密度。

本发明提供了一种多比特SONOS闪存单元，包括：N型半导体衬底，其具有深N阱；在深N阱中形成的第一P型注入区和第二P型注入区，所述第一P型注入区和第二P型注入区构成源极区和漏极区；位于所述第一P型注入区和第二P型注入区之间的衬底上方的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的多晶硅层，其中，所述多晶硅层构成控制栅极，所述栅介质层为ONO结构，自下而上依次包括第一氧化层、氮化层、第二氧化层，所述ONO结构的氮化层中包括第一存储位和第二存储位。

作为优选，所述第一P型注入区和第二P型注入区分别连接第一位线和第二位线，所述控制栅极连接控制线。

本发明还提供了一种多比特SONOS闪存单元的操作方法，包括：通过分别对第一位线、第二位线、控制线和深N阱施加第一存储位写入电压，实现对第一存储位的写入；通过分别对第一位线、第二位线、控制线和深N阱施加第二存储位写入电压，实现对第二存储位的写入；通过分别对第一位线、第二位线、控制线和深N阱施加擦除电压，实现对第一和第二存储位的擦除；通过分别对第一位线、第二位线、控制线和深N阱施加第一存储位读取电压，实现对第一存储位的读取；通过分别对第一位线、第二位线、控制线和深N阱施加第二存储位读取电压，实现对第二存储位的读取。

作为优选，对所述第一位线、第二位线、控制线和深N阱施加的第一存储位写入电压分别为-6V、0V、-3V和0V，实现对第一存储位的写入。

作为优选，对所述第一位线、第二位线、控制线和深N阱施加的第二存储位写入电压分别为0V、-6V、-3V和0V，实现对第二存储位的写入。

作为优选，对所述第一位线、第二位线、控制线和深N阱施加的擦除电压分别为6V、6V、-6V和6V，实现对第一和第二存储位的擦除。

作为优选，对第一位线、第二位线、控制线和深N阱施加的第一存储位读取电压分别为0V、-2V、0V和0V，实现对第一存储位的读取。

作为优选，对第一位线、第二位线、控制线和深N阱施加的第二存储位读取电压分别为-2V、0V、0V和0V，实现对第一存储位的读取。