[发明专利]浮栅的制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种浮栅的制作方法。

背景技术

浮栅晶体管存储器的存储单元为三端器件，与场效应晶体管具有相同的名称：源极、漏极和栅极。栅极和硅衬底之间有二氧化硅绝缘层，用来保护浮栅中的电荷不会泄露。采用这种结构，使得存储单元具有了电荷保持能力，所以浮栅晶体管存储器是能实现断电保存信息的一种半导体存储器件。

现有技术浮栅的制作流程如下，如图1a所示，在衬底100上依次沉积栅氧101和第一多晶硅102；如图1b所示，刻蚀第一多晶硅102、栅氧101和衬底100形成浅沟槽103；如图1c所示，填充沟槽103形成浅沟槽隔离结构104；如图1d所示，沉积氮化硅105；如图1e所示，刻蚀氮化硅105形成沟槽106；如图1f所示，刻蚀沟槽106内的第一多晶硅102形成坡面107；如图1g所示，在沟槽106内进行离子注入，在衬底100上形成第一注入区108，调节存储单元的阈值电压；如图1h所示，在上述结构表面沉积第一氧化层109；如图1i所示，刻蚀第一氧化层109在沟槽106内形成第一侧墙110；如图1j所示，刻蚀沟槽106内的第一多晶硅102和栅氧101，如图1l所示，在上述结构表面沉积第二氧化层111；如图1k所示，刻蚀第二氧化层111形成第二侧墙112；如图1m所示，对沟槽106进行源端离子注入，在衬底100上形成第二注入区113；如图1n所示，在上述结构表面沉积第二多晶硅114，如图1o所示，化学研磨第二多晶硅114至氮化硅105；如图1p所示，在第二多晶硅114表面热氧化形成第三氧化层115；如图1q所示，去除氮化硅105；如图1r所示，刻蚀去除第一多晶硅102和栅氧101，保留第一侧墙110下方的第一多晶硅102和栅氧101构成浮栅116，所述浮栅116的长度L由第一侧墙110的宽度决定。

浮栅长度L是闪存编程/擦除性能的一个关键因素，然而在同一机台做多批次生产时，例如一机台可以做6个批次，每个批次25片晶片，然而在生产过程中同一机台的6个批次的闪存存储容量不尽相同，由于晶圆表面积大小受存储区域所占比重所决定，存储容量不同的产品晶圆具有不同的表面积，当多批次不同容量的产品同时淀积薄膜时，会产生不同的薄膜厚度，不利于存储单元尺寸一致性的生产，因此现有技术中需分开进行处理，从而大大降低了产能，同时同一存储容量的闪存在同一机台处理后6个批次的偏差有时超过容限，达不到要求，从而影响闪存编程/擦除性能，影响产品性能。

发明内容

本发明的目的是提供一种浮栅的制作方法，以提升产能，得到稳定的浮栅长度，改善闪存的编程/擦除性能。

本发明的技术解决方案是一种浮栅的制作方法，包括以下步骤：

在衬底上依次沉积栅氧和第一多晶硅；

在第一多晶硅上沉积氮化硅；

刻蚀氮化硅形成沟槽，所述沟槽的底部暴露出第一多晶硅；

各向同性刻蚀沟槽内部分深度的第一多晶硅，使刻蚀后的第一多晶硅表面形成一坡面；

在沟槽内进行离子注入，在衬底中形成第一注入区；

在上述结构表面沉积第一氧化层；

湿法刻蚀去除一部分第一氧化层；

刻蚀第一氧化层，在沟槽内壁上形成第一侧墙，所述第一侧墙的底部连接至所述坡面，所述第一侧墙的顶部与氮化硅顶部相连；

以所述第一侧墙为掩蔽，刻蚀去除沟槽内暴露出的第一多晶硅和栅氧；

在上述结构表面沉积第二氧化层；

刻蚀第二氧化层，在沟槽内形成第二侧墙，所述第二侧墙形成于第一侧墙、第一多晶硅和栅氧的侧面，所述第二侧墙的顶部与第一侧墙的底部相连，所述第二侧墙的底部与衬底相连。

作为优选：在沉积氮化硅之前还包括形成浅沟槽隔离结构的步骤。

作为优选：所述浅沟槽隔离结构的形成包括以下步骤，

刻蚀第一多晶硅、栅氧和衬底形成浅沟槽；

填充浅沟槽形成浅沟槽隔离结构。

作为优选：第一氧化层和第二氧化层为氧化硅。

作为优选：在所述刻蚀第二氧化层形成第二侧墙后还包括以下步骤：

对沟槽进行源端离子注入，形成第二注入区；

沉积第二多晶硅，化学研磨至氮化硅；

热氧化第二多晶硅；

去除氮化硅；

刻蚀去除第一多晶硅和栅氧，仅保留第一侧墙下方的第一多晶硅和栅氧构成浮栅。