[发明专利]一种高精度延时小的连续时间比较器

说明书

技术领域

本发明涉及微电子学与固体电子学技术领域，尤其涉及一种高精度延时小的连续时间比较器。

背景技术

比较器为基础的开关电容结构(comparator-based switched-capacitor structure，CBSC)，开关电容(switched-capacitor，SC)电路广泛地应用于现代通信片上系统中，包括开关电容积分器，模拟运算器，滤波器和模数转换器等模拟模块。传统的开关电容结构采用运算放大器完成开关电容的反馈环路。因放大器有限的工作电压范围和较大的功耗令其在现阶段低电压低功耗系统发展中面临瓶颈。

为了克服这个难点，文献[J.K.Fiorenza，T.Sepke，L.G.Sodini and H.S.Li，“Comparator-Based Switched-Capacitor Circuits for Scaled CMOS Technologies，”IEEE J.Solid-State Circuits vol.41，no.12，pp.2658-2668，December，2006]提出了一种以比较器为基础的开关电容结构，如图1所示。这种结构的开关电容电路采用一个理想的零延时比较器判别输入电压值，得出控制信号控制电流源的充放电，形成反馈环路。其中的判别比较器为该CBSC结构的核心元件。常见的比较器分为动态比较器和连续时间比较器两种。动态比较器在每个时钟沿到来时进行比较和判别，并在整个时钟周期内保持输出结果，并不适于CBSC结构在一个时钟周期内即时判别输入信号的特点。通常，连续时间比较器适用于CBSC结构，为了提高CBSC的反馈精度和速度，要求该比较器具有高精度，延时小的特点。

传统的连续时间比较器如图2所示。该比较器采用简单两级开环结构，输出级为一个无米勒补偿的PMOS共源级。该结构的增益为：

Av≈(gm1gds2+gds4)(gm6gds6+gds7)---(1)]]>

其中，Av为直流增益，g_m1和g_m6为输入NMOS管M1和输出PMOS管M6的跨导，g_ds2～g_ds7为MOS管M2～M7的源漏区电导。可见，该比较器的增益受到单级电路的限制。除此之外，该比较器的输出级也将增大比较器的传输延时。当比较器的输入信号大到以压摆率为主导时，第一级的输出即为一个阶跃响应信号。所以，输出级的压摆率即为影响输出传输延时的重要因素。输出正压摆率和负压摆率为：