[发明专利]一种高精度延时小的连续时间比较器

权利要求书

1.一种高精度延时小的连续时间比较器，其特征在于，该比较器依次包括：偏置电路、预放大器和输出级，其中，

所述偏置电路，用于提供比较器所需的电流电压偏置；

所述预放大器，用于放大需要判别的输入误差并扩大输入的共模范围；

所述输出级，用于驱动后续电路并提高响应特性。

2.根据权利要求1所述的比较器，其特征在于，所述偏置电路进一步用于提供偏置电压Vb1、Vb2、Vb3，以及所述预放大器和所述输出级的尾电流源的栅极电压。

3.根据权利要求2所述的比较器，其特征在于，所述偏置电路包括NMOS管M18、M19、M21、M23和PMOS管M20、M22、M24，其中，

所有NMOS管源极连接地，所有PMOS管源极连接输入电源VDD；

M18的栅极和源极连接输入电源VDD，并且连接预放大器和输出级的尾电流源的栅极，同时连接M19、M21、M23的栅极；

M19的漏级连接M20的漏级和栅极并且连接参考电压Vb1；

M21的漏级连接M22的漏级和栅极并且连接参考电压Vb2；

M23的漏级连接M24的漏级和栅极并且连接参考电压Vb3。

4.根据权利要求1所述的比较器，其特征在于，所述预放大器采用单端输出折叠共源共栅结构放大器。

5.根据权利要求4所述的比较器，其特征在于，所述放大器包括两个差分输入端V+、V-、三个参考电压输入端Vb1、Vb2、Vb3、连接偏置电路的尾电流栅电压输入Vb4和连接输出级的一个输出端Aout。

6.根据权利要求4所述的比较器，其特征在于，所述放大器由NMOS管M1、M2、M3、M7、M8、M9与PMOS管M4、M5、M6、M10、M11、M12、M13组成，其中：

输入NMOS管M1和M2的栅极分别连接输入信号V+和V-，漏极分别连接共栅管M9和M8的源极并且连接到尾电流源M7的漏极，源极连接尾电流源M3的漏极，M1～M3构成下拉输入；

输入PMOS管M4和M5的栅极分别连接输入信号V+和V-，漏极分别连接共栅管M11和M10的源极并且分别连接到负载电流源M13和M12的漏极，源极连接负载电流源M6的漏极，M4～M6构成上拉输入；

M8和M9的栅极连接参考电压Vb1，M8的漏极连接负载电流源M12和M13的漏极，M9的漏极连接所述输出级；

M10和M11的栅极连接参考电压Vb2，M10的漏极同样连接负载电流源M12和M13的漏极，M11的漏极连接所述输出级；

其中，所有尾电流源的源极连接地，栅极连接偏置电路，所有负载电流源的源极连接输入电源VDD，并且负载电流源M6的栅极连接参考电压Vb3。

7.根据权利要求1所述的比较器，其特征在于，所述输出级采用下推管和上拉管同时工作输出。

8.根据权利要求7所述的比较器，其特征在于，所述输出级中：

NMOS管M14的栅极连接所述预放大器的输出端，源极连接地，漏级连接所述比较器的输出Qout；负载PMOS电流源M15的栅极连接参考电压Vb3，漏级与M14的漏级连接并连接输出Qout，源极连接输入电源VDD，M14和M15构成下推输出；

PMOS管M17的栅极连接所述预放大器的输出端，源极连接输入电源VDD，漏级连接所述比较器的输出Qout，NMOS尾电流源M16的栅极连接所述偏置电路，漏级与M17的漏级连接并连接输出Qout，源极连接地，M16和M17构成上拉输出。

9.根据权利要求1所述的比较器，其特征在于，所述比较器的输入NMOS管M1、M2和输入PMOS管M4、M5同时工作扩大了比较器的输入共模范围；输入PMOS管M4、M5的加入令比较器的输入为轨到轨输入，并优化了预放大器的大信号转换特性；共栅管M8～M11提高了比较器的增益。

10.根据权利要求1所述的比较器，其特征在于，所述比较器中的M14与M15为比较器的输出提供了下拉电流，使比较器的输出为大信号时的负压摆率增大，并通过M16和M15的电流将比较器的上升和下降延时特性设计为相同的值。