[发明专利]半导体结构的形成方法，晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法，一种晶体管的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。

为解决以上问题，高K/金属栅极结构的晶体管被提出。采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅栅介质材料，能够在半导体器件尺寸缩小的同时，减小漏电流的产生，并提高半导体器件的性能。

现有技术具有高K栅介质层的半导体结构的形成方法为：

提供半导体衬底，所述半导体衬底表面具有氧化层；去除氧化层直至暴露出半导体衬底；在所述半导体衬底表面形成绝缘层；在所述绝缘层表面形成高K栅介质层；在所述高K栅介质层表面形成保护层。

进一步的，在形成保护层后，在半导体衬底表面形成栅极结构；所述栅极结构包括：绝缘层、高K栅介质层、保护层、栅电极层以及侧墙；所述栅电极层位于所述保护层表面，且所述栅介质层的材料为金属；所述侧墙位于紧邻所述绝缘层、高K栅介质层、保护层和栅电极层的两侧。

在形成栅极结构之后，在紧邻所述栅极结构两侧的半导体衬底内形成源/漏区，从而形成高K/金属栅极结构的晶体管。

然而，现有技术所形成的高K/金属栅极结构的晶体管，会产生漏电流，且偏置温度(Bias Temperature Instability)不稳定。

更多高具有高K栅介质层的半导体结构的形成方法请参考公开号为US2006/0246698A1的美国专利文件。

发明内容

本发明解决的问题是提出一种半导体结构的形成方法，以及一种晶体管的形成方法，以减少晶体管的漏电流，稳定晶体管的偏置温度。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底表面具有氧化层；

去除氧化层直至暴露出半导体衬底；

在去除氧化层后，对所述半导体衬底进行热退火，且所述热退火的保护气体为惰性气体；

经过热退火后，在所述半导体衬底表面形成绝缘层；

在所述绝缘层表面形成高K栅介质层；

在所述高K栅介质层表面形成保护层。

可选的，所述惰性气体为氩气、氦气或氖气。

可选的，所述热退火的温度为650℃～1150℃，所述热退火的时间为5秒～5小时。

可选的，述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。

可选的，所述绝缘层的形成工艺为化学气相沉积法或热氧化法。

可选的，所述高K栅介质层的材料为氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

可选的，所述高K栅介质层的形成工艺为化学气相沉积法或单原子层沉积法。

可选的，所述保护层的材料为氮化钛、氮化铊、氮化钨或氧化铝。

可选的，所述保护层的形成工艺为化学气相沉积法或单层原子沉积法。

一种晶体管的形成方法，包括如上所述任一项所述的高K栅介质层的形成方法。

与现有技术相比，本发明具有以下优点：

本发明实施例的半导体结构的形成方法中，在形成绝缘层之前，引入了热退火工艺，能够减少后续工艺所形成的晶体管的漏电流，并稳定晶体管的偏置温度。所述热退火工艺能够减少晶体管的漏电流的原因是：所述热退火工艺能够使半导体衬底表面的原子发生迁移并填充至半导体衬底表面的载流子俘获中心内。所述载流子俘获中心由具有较高自由能的缺陷形成的；使所述缺陷形成的原因是：在半导体衬底表面形成绝缘层之前，需要去除半导体衬底表面的氧化层，而去除氧化层的工艺会对半导体衬底表面造成损伤，并在半导体衬底表面形成具有较高自由能的缺陷，而且使后续形成的绝缘层和高K介质层内也具有缺陷。

当经过热退火后，半导体衬底表面的原子迁移至缺陷中并填补了所述具有较高自由能的缺陷，使半导体衬底表面光滑，半导体衬底表面的自由能降低，减少半导体衬底表面的载流子俘获中心，进而减小了后续工艺所形成的晶体管的漏电流。