[发明专利]提高静电保护器件维持电压的方法

说明书

技术领域

本发明涉及半导体制造领域，具体地说涉及一种提高静电保护器件维持电压的方法。

背景技术

静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。在集成电路(IC)的整个生命周期中，从制造、封装、运输、装配，甚至在完成的IC产品中，都时刻面临着静电放电(ESD)的冲击。静电防护无论对于电子产品制造商还是消费者而言代价都很高。当人体能感觉到静电存在时，其产生的静电已经达到了数万伏特，足以损坏绝大部分的电子元器件。随着半导体行业的发展，特征尺寸进一步缩小，元件密度越来越大，电子元器件遭受静电损伤的可能性越来越大。所以，设计合格的静电保护是所有产业化电子器件的应有之义。

在功率放大器件中，VDMOS、LDMOS、IGBT等大功率器件可以承受高电压，其所需的静电保护器件的维持电压也相应增高。可控硅器件由于自身正反馈的特点，应用于静电保护领域时具有优异的静电保护性能，但是同样的原因其维持电压被限制在1～2V内难以提升。

发明内容

本发明的目的是，提供一种利用可控硅作为静电保护器件从而提高自身维持电压及静电保护性能的一种提高静电保护器件维持电压的方法。

本发明提供的一种提高静电保护器件维持电压的方法，包括：首先在半导体基底上制成具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件；

然后在可控硅器件寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。

进一步，所述半导体基底包括：

体硅或III-V族化合物半导体基底。

进一步，所述III-V族化合物的半导体基底包括：

GaN或GaAs的半导体基底。

进一步，所述具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件包括：

两个或两个以上的寄生晶体管形成正反馈。

进一步，所述可控硅器件寄生晶体管反馈路径包括：

两个或两个以上的寄生晶体管形成的相互间的正反馈路径。

进一步，所述半导体元件是具有电流或者电压负反馈效用的半导体元件，包括二极管、晶体管或MOS管，用于抑制抑制可控硅自身的正反馈。

本发明提供的一种提高静电保护器件维持电压的方法，在半导体基底上制成具有寄生PNPN、PNPNP、NPNPN结构的可控硅器件，在可控硅器件寄生晶体管反馈路径中嵌入如二极管、二极管串、晶体管或MOS管等可抑制可控硅正反馈的半导体元件，抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。

附图说明

图1为本发明实施例提供的寄生MOS高维持电压可控硅器件的剖视图；

图2为图1所示结构的等效电路示意图；

图3为本发明另一实施例寄生二极管高维持电压可控硅器件的剖视图；

图4为图3所示结构的等效电路示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

本发明提供的一种提高静电保护器件维持电压的方法，包括：首先在半导体基底上制成具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件；然后在可控硅器件寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。

其中，半导体基底包括：体硅及III-V族化合物的半导体基底，III-V族化合物的半导体基底包括GaN或GaAs等的半导体基底。具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件包括：两个或两个以上的寄生晶体管形成正反馈。控硅器件寄生晶体管反馈路径包括：两个或两个以上的寄生晶体管形成的相互间的正反馈路径。在可控硅器件的寄生晶体管反馈路径中嵌入的半导体元件是具有电流或者电压负反馈效用的半导体元件，包括二极管、晶体管或MOS管等，用于抑制抑制可控硅自身的正反馈。

把本发明提供的制备工艺制备的具有寄生PNPN、PNPNP或NPNPN结构的可控硅应用在在静电防护领域时，通过此工艺提高了其维持器件工作在回滞区域所需的最小电压，减小了器件闩锁风险，提高了器件可靠性。