[发明专利]浅沟槽隔离结构的制作方法

说明书

技术领域

本发明涉及半导体器件结构的制作方法，尤其涉及一种浅沟槽隔离结构的制作方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件制造工艺进入深亚微米时代，0.13um以下的元件，例如CMOS器件中的NMOS晶体管与PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成的。

传统的浅沟槽隔离结构的形成方法通常包括以下步骤：首先，提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成图案化的光刻胶层，使得所述刻蚀阻挡层的的部分区域被暴露；接着以图案化的光刻胶层为掩膜，刻蚀所述刻蚀阻挡层、氧化层以及半导体衬底，从而在半导体衬底中形成沟槽，该沟槽截面的形状可以为矩形或梯形；接着在沟槽中沉积隔离材料，并进行化学机械研磨及刻蚀工艺，最终形成浅沟槽隔离结构。

在例如PMOS晶体管的半导体器件中，在浅沟槽隔离结构之间的半导体衬底中，通常会通过注入的方法形成P型掺杂区，又称P阱，注入离子例如为硼，由于硼的原子半径很小，极易形成间隙扩散进入浅沟槽隔离结构中，扩散降低了P阱中掺杂离子的浓度，进而影响半导体器件的开启电压。由于扩散难于控制，导致集成电路中多个半导体器件的开启电压各不相同，导致开始时间不同，工作不稳定，进而影响集成电路的良率和稳定性。

为解决上述技术问题，现有技术中通常在形成沟槽之后，首先沉积一层氮化硅材质的衬垫层覆盖沟槽的底面和侧壁以降低硼掺杂的扩散效应。然而，上述方法对扩散的控制能力有限，在半导体器件尺寸不断下降的条件下，扩散现象仍然难以控制。

发明内容

本发明的目的是提供一种能够更好地降低掺杂扩散进入浅沟槽隔离结构、以维持半导体器件中掺杂区的浓度，进而提高半导体器件的工作性能的浅沟槽隔离结构的制造方法。

为解决上述问题，本发明提供一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；利用光刻和刻蚀工艺，刻蚀部分刻蚀阻挡层、氧化层和半导体衬底，以形成沟槽；沉积衬垫层，覆盖所述沟槽的底面和侧壁，所述衬垫层的材质为掺碳氮化硅；进行热氧化工艺和退火工艺；沉积隔离材料以填充所述沟槽；进行化学机械研磨直至暴露所述衬垫层；刻蚀去除浅沟槽外的衬垫层、所述刻蚀阻挡层、所述氧化层以及部分隔离材料，直至暴露所述半导体衬底，形成浅沟槽隔离结构。

进一步的，所述刻蚀阻挡层的材质为氮化硅。

可选的，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和二氯硅烷，反应温度为450℃～600℃。

可选的，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和六氯乙硅烷，反应温度为450℃～600℃。

进一步的，所述衬垫层的厚度为1nm～10nm。

进一步的，所述衬垫层中碳的摩尔浓度含量为1％～10％。

进一步的，所述热氧化工艺采用炉管热氧化法或原位水汽生成法。

进一步的，所述退火工艺的退火温度为900℃～1150℃。

进一步的，刻蚀所述刻蚀阻挡层的物质包括磷酸。

进一步的，刻蚀所述氧化层和隔离材料的物质包括稀释的氢氟酸。

综上所述，本发明所述浅沟槽隔离结构的制作方法通过在刻蚀形成沟槽后，覆盖掺碳氮化硅材质的衬垫层，并进行热氧化工艺和退火工艺，使掺碳氮化硅中部分氮化硅变为氮氧化硅，且掺碳氮化硅中的碳进入衬垫层与沟槽相接界面处，从而抑制硼掺杂的扩散进入浅沟槽隔离结构，避免掺杂区中硼掺杂浓度的减少，从而保护半导体器件的掺杂区浓度，提高半导体器件的性能。

附图说明

图1为本发明一实施例中浅沟槽隔离结构的制作方法的流程示意图。

图2～图7为本发明一实施例中浅沟槽隔离结构的制作过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

图1为本发明一实施例中浅沟槽隔离结构的制作方法的流程示意图。如图1所示，本发明提供一种浅沟槽隔离结构的制作方法，包括以下步骤：

步骤S01：提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；