[发明专利]纳米线场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及纳米线场效应晶体管及其形成方法。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。基于对集成电路芯片高密度、高速度、低功耗的需求，集成电路越来越向高密度、高速度、低功耗方向发展。

当集成电路中的场效应晶体管的特征尺寸减小到32nm以下时，传统的场效应晶体管的形成方法已不适应，提出了纳米线场效应晶体管(Nanowire FET)。其中纳米线场效应晶体管是指沟道长度为纳米(nm)数量级的场效应晶体管，实际上，也就是沟道的长度短到与沟道的厚度可相比拟时的场效应晶体管。纳米线场效应晶体管具有高的电流开关比，同时受短沟道效应和漏致势垒降低效应影响较小。

图1～图5为现有技术的制造纳米线场效应晶体管的方法的剖面结构示意图，现有技术的制造纳米线场效应晶体管的方法为：

参考图1，提供SOI衬底，其中SOI衬底包括：第一半导体衬底11、位于第一半导体衬底11上的埋层12、位于埋层12上的第二半导体衬底13。

参考图2，利用光刻、刻蚀工艺图形化第二半导体衬底13形成纳米线131、位于纳米线131两端的源极区域132、漏极区域133。

参考图3，对埋层12进行湿法刻蚀，在埋层12中形成凹槽121，纳米线131悬置于凹槽121上方，对纳米线131进行退火，使纳米线131呈圆柱形或椭圆形。

参考图4，沉积导电层和硬掩膜层，对导电层和硬掩膜层进行光刻、刻蚀工艺形成栅极14和位于栅极14上的硬掩膜层15，该栅极14在其四周包围纳米线131，纳米线131的长度大于栅极14的厚度。

参考图5，沉积介质层，对介质层进行回刻(etch back)在栅极14的四周形成侧墙16。在纳米线131延伸方向的侧墙16的厚度d1和栅极14的厚度d2之和d1+d1+d2小于纳米线131的长度d，因此纳米线131伸出侧墙，具有暴露在外界的部分。

之后，可以对源极区域132、漏极区域133进行离子注入形成源极和漏极。

以上所述现有技术的形成纳米线场效应晶体管的方法，形成纳米线的长度较大，大于侧墙16的厚度和栅极14的厚度之和，这样源极和漏极之间的电阻较大，会影响器件的性能。

现有技术中，有许多关于纳米场线效应晶体管的专利以及专利申请，例如公开号为US2011315950A1的美国专利申请中公开的“Nanowire FET with Trapezoid gate structure(具有梯形栅结构的纳米线场效应晶体管)”，然而，均没有解决以上技术问题。

发明内容

本发明解决的问题是现有技术形成纳米线场效应晶体管的方法，形成的纳米线的长度较大，大于在纳米线延伸方向上侧墙的厚度和栅极的厚度之和，导致源极和漏极之间的电阻较大。

为解决上述问题，本发明提供一种形成纳米线场效应晶体管的方法，包括：

提供SOI衬底，所述SOI衬底包括第一半导体衬底、位于所述第一半导体衬底上的埋层、位于所述埋层上的第二半导体衬底；

图形化所述第二半导体衬底形成源极区域、漏极区域以及纳米线；

去除所述纳米线下方部分厚度的埋层，以形成凹槽，使纳米线悬置于凹槽中；

在图形化后的第二半导体衬底和剩余埋层围成的区域的侧面形成侧墙；

在所述源极区域侧面的侧墙和漏极区域侧面的侧墙之间形成栅极结构，所述栅极结构包括栅极和位于所述栅极和纳米线之间的栅介质层，在纳米线延伸方向上栅极和侧墙的宽度之和等于所述纳米线的长度；

对所述源极区域和漏极区域进行离子掺杂，形成源极和漏极。

可选地，图形化所述第二半导体衬底形成源极区域、漏极区域以及纳米线，去除所述纳米线下方部分厚度的埋层包括：

在所述第二半导体衬底上形成图形化的掩膜层，定义出源极区域、漏极区域以及纳米线的位置；

以所述图形化的掩膜层为掩膜，刻蚀所述第二半导体衬底形成源极区域、漏极区域和纳米线并刻蚀去除所述纳米线下方部分厚度的埋层；

去除位于所述纳米线上的图形化的掩膜层；