[发明专利]闪存的存储单元及形成方法

权利要求书

1.一种闪存的存储单元，其特征在于，包括：

半导体衬底，所述半导体衬底包括阵列区和台阶区，所述台阶区在阵列区两侧；位于半导体衬底表面的隔离层；位于隔离层表面的底层选择栅；位于底层选择栅表面的底层介质层；

贯穿所述阵列区的隔离层、底层选择栅和底层介质层厚度的底层选择栅插塞阵列；

位于所述底层介质层和底层选择栅插塞阵列表面的控制栅层，所述控制栅层还包括：若干层多晶硅层和位于各层多晶硅层表面的层间介质层，其中，贯穿所述阵列区的控制栅层厚度的记忆插塞阵列，且所述记忆插塞阵列与底层选择插塞阵列一一对应；

位于台阶区的控制栅层内的若干层多晶硅层的尺寸，自最底层的多晶硅层至最顶层的多晶硅层逐层递减形成阶梯，所述阶梯的各级台阶在半导体衬底上的投影排列呈线形，且所述线形与阵列区与台阶区相接触的边界平行；

位于所述台阶区的控制栅层表面的绝缘层，位于所述绝缘层表面的若干连接线，所述若干连接线分别通过贯穿所述绝缘层厚度的若干连接插塞与控制栅层内的若干层多晶硅层分别连接，所述若干连接插塞在半导体衬底上的投影排列呈线形，且所述线形与阵列区与台阶区相接触的边界平行。

2.根据权利要求1所述闪存的存储单元，其特征在于，还包括：位于所述阵列区的控制栅层表面的若干顶层选择栅；位于若干顶层选择栅表面的顶层介质层；位于顶层介质层表面的若干位线；贯穿所述顶层介质层和顶层选择栅厚度的顶层选择插塞阵列，所述顶层选择插塞阵列与记忆插塞阵列一一对应，且与位线连接。

3.根据权利要求1所述闪存的存储单元，其特征在于，所述层间介质层为绝缘材料层或无定形碳层。

4.根据权利要求3所述闪存的存储单元，其特征在于，所述绝缘材料层为氧化硅层、氮化硅层或氧化硅和氮化硅的多层堆叠。

5.根据权利要求1所述闪存的存储单元，其特征在于，所述台阶区的控制栅层内的若干层多晶硅层的尺寸，自最底层的多晶硅层至最顶层的多晶硅层逐层递减，且每一层多晶硅层相对与下一层多晶硅层减少的尺寸相同。

6.根据权利要求1所述闪存的存储单元，其特征在于，所述隔离层包括氧化层、捕获电荷层和阻挡氧化层，所述捕获电荷层位于所述氧化层表面，所述阻挡氧化层位于所述捕获电荷层表面。

7.根据权利要求6所述闪存的存储单元，其特征在于，所述氧化层的材料为氧化硅，所述捕获电荷层的材料为氮化硅，所述阻挡氧化层的材料氧化硅或氧化铝。

8.一种闪存的存储单元的形成方法，其特征在于，包括：

提供半导体衬底，半导体衬底表面依次具有隔离层、底层选择栅、底层介质层和控制栅层，所述半导体衬底包括阵列区和台阶区，且所述台阶区位于阵列区两侧；贯穿所述阵列区的隔离层、底层选择栅和底层介质层厚度的底层选择栅插塞阵列；所述控制栅层包括：若干层多晶硅层和位于各层多晶硅层表面的层间介质层，其中，贯穿所述阵列区的控制栅层厚度的记忆插塞阵列，所述记忆插塞阵列与底层选择插塞阵列一一对应；

在控制栅层表面形成硬掩膜层；

在所述硬掩膜层表面形成第一光刻胶层，以第一光刻胶层为掩膜去除阵列区与台阶区以外的控制栅层和硬掩膜层；

去除台阶区的第一光刻胶层和硬掩膜层直至暴露出第一层间介质层为止，所述第一层间介质层为控制栅层内最顶层的层间介质层，去除阵列区的第一光刻胶层；

在硬掩膜层和第一层间介质层表面形成第二光刻胶层；

反复刻蚀层间介质层和多晶硅层并减薄第二光刻胶层若干次，使台阶区的控制栅层内的若干层多晶硅层的尺寸，自最底层的多晶硅层至最顶层的多晶硅层由下至上逐层递减形成阶梯，所述阶梯的各级台阶在半导体衬底上的投影排列呈线形，且所述线形与阵列区与台阶区相接触的边界平行；

在台阶区的控制栅层表面形成绝缘层，形成贯穿所述绝缘层厚度的若干连接插塞，分别与若干层多晶硅层连接；

在绝缘层和连接插塞表面形成若干连接线，所述若干连接线分别通过若干连接插塞与若干多晶硅层连接。

9.根据权利要求8所述闪存的存储单元的形成方法，其特征在于，还包括步骤：在阵列区的控制栅层表面形成若干顶层选择栅，在若干顶层选择栅表面形成顶层介质层；形成贯穿所述顶选择栅和顶层介质层厚度的顶层选择插塞阵列，所述顶层选择插塞阵列与记忆插塞阵列一一对应；在所述顶层介质层表面形成若干位线，所述位线与顶层选择插塞阵列连接。