[发明专利]具有降低的导通电阻的沟槽型功率 MOSFET

说明书

相关申请的交叉参考

本申请要求于2011年1月20日提交的美国临时申请第61/434,712号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体功率器件技术，更具体地，涉及改进的沟槽型垂直MOSFET器件及用于形成这种器件的制造过程。

背景技术

半导体封装在现有技术中是众所周知的。这些封装有时可包括一个或多个半导体器件，诸如集成电路(IC)器件、管芯或芯片。IC器件可以包括在由半导体材料制成的衬底上制造的电子电路。这些电路通过使用许多已知的半导体处理技术(诸如沉积、蚀刻微影(etching photolithography)、退火、掺杂和扩散)来制成。硅晶片通常用作使这些IC器件形成于其上的衬底。

半导体器件的示例是金属氧化物硅场效应晶体管(MOSFET)器件，其用于包括电源、自动电子装置、计算机和光盘驱动的多个电子设备中。MOSFET器件可以用于诸如将电源连接至具有负载的特定电子装置的开关的各种应用产品中。MOSFET器件可以形成在被蚀刻于衬底中的沟槽中或被蚀刻于衬底上所沉积的外延层上的沟槽中。

MOSFET器件通过将合适的阈值电压施加至MOSFET器件的栅极电极进行操作，该电压使器件导通并形成连接MOSFET的源极和漏极的沟道以允许电流流动。一旦MOSFET器件被导通，电流和电压之间的关系就呈近似线性，这意味着该器件如同电阻器。当MOSFET器件被截止(即，处于截止状态)时，电压阻断能力受击穿电压的限制。在高功率应用中，期望具有高的击穿电压，例如，600V以上，同时仍能保持低导通状态特定电阻Rsp。

达到有用操作(即，防止在零施加栅极电压处具有沟道积累)的范围内的阈值电压所采用的技术可以降低导通状态特定电阻。因此，所需要的是一种在仍能达到在有用操作的范围内的阈值电压的同时使导通状态特定电阻降低的成本节约方法。

发明内容

实施方式提供了一种具有降低的导通状态特定电阻的加固(rugged)沟槽型功率MOSFET。沟槽型功率MOSFET具有包括屏蔽、栅极和电极间电介质的有源沟槽。屏蔽和栅极通过电极间电介质而分离。屏蔽和栅极由具有不同功函数的材料制成。

在一个实施方式中，半导体器件包括：第一导电类型的漂移区；阱区，在漂移区上方延伸并具有与第一导电类型相反的第二导电类型；包括侧壁和底部的有源沟槽，该有源沟槽延伸穿过阱区并进入漂移区，并且其侧壁和底部的至少部分内衬有电介质材料。该器件还包括：第一屏蔽，设置在有源沟槽内并通过电介质材料与有源沟槽的侧壁分离；栅极，设置在有源沟槽内第一屏蔽的上方并且通过电极间电介质材料与第一屏蔽分离；以及具有第一导电类型的源极区，形成在与有源沟槽相邻的阱区中。栅极通过电介质材料与有源沟槽的侧壁分离。第一屏蔽和栅极由具有不同功函数的材料制成。

在另一实施方式中，第一屏蔽包括N型多晶硅，并且栅极包括P型多晶硅。漂移区可以为外延生长的P型材料。第一屏蔽中的N型多晶硅材料可以沿着与漂移区相邻的沟槽提供积累层。

在另一实施方式中，第一屏蔽包括N型多晶硅并且栅极包括金属。

在另一实施方式中，第一屏蔽包括P型多晶硅，并且栅极包括N型多晶硅。漂移区可以为外延生长的N型材料。第一屏蔽中的P型多晶硅材料可以沿着与漂移区相邻的沟槽提供积累层。

在另一实施方式中，漂移区形成在衬底的上方，并且有源沟槽延伸入衬底中。

在另一实施方式中，第一导电类型为p型。

在另一实施方式中，电极间电介质材料具有比电介质材料大的厚度。

在另一实施方式中，电极间电介质材料与电介质材料的材料相同。

在另一实施方式中，有源沟槽内的第一屏蔽被配置为电偏置至期望电势。

在另一实施方式中，第一屏蔽和源极区被配置为电耦接至基本相同的电势。

在另一实施方式中，第一屏蔽和栅极被配置为电耦接至基本相同的电势。

在另一实施方式中，第一屏蔽包括N型多晶硅并且栅极包括P型多晶硅。有源沟槽进一步包括第二屏蔽，并且第二屏蔽包括设置在第一屏蔽下方的N型多晶硅材料。第一屏蔽和第二屏蔽的厚度可以改变。第一屏蔽和第二屏蔽的宽度可以改变。第一屏蔽和第二屏蔽还可被配置为独立地偏置。