[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请涉及于2011年2月7日提交的题为“Compressive Polycrystalline Silicon Film and Method of Manufacture Thereof”的共同未决的以及共同受让的美国专利申请序列号13/022,411。

技术领域

本发明通常涉及半导体器件以及制造半导体器件的方法。

背景技术

在各种系统中采用半导体器件用于广泛的多种应用。器件制造典型地牵涉一系列工艺步骤，包括在半导体基板晶片上使材料成层、对一个或多个材料层进行图案化和刻蚀、掺杂选择的层以及清洗晶片。

半导体制造商不断寻求新的改进性能、降低成本和提高半导体器件容量的方式。容量和成本改进可以通过缩小器件尺寸来实现。例如，在沟槽电容器的情况下，通过减小诸如电容器和晶体管的存储器单元部件的尺寸，越来越多的单元可以装配到芯片上。尺寸减小导致了芯片的更大的存储器容量。成本减小通过规模经济来实现。不幸地，当器件部件尺寸减小时，性能可能受损。因此，使性能与其他制造约束进行平衡是一种挑战。

发明内容

根据本发明的实施例，公开了一种用于制造半导体器件的方法。该方法包括：在基板中形成沟槽，利用第一半导体材料部分地填充沟槽，沿第一半导体材料的表面形成界面，以及利用第二半导体材料填充沟槽。

根据本发明的另一实施例，公开了一种半导体器件。该半导体器件包括沿沟槽的侧壁布置的第一电极和布置在第一电极上的电介质。该半导体器件进一步包括至少部分地填充沟槽的第二电极，其中第二电极包括第二电极内的界面。

附图说明

为了更完整地理解本发明及其优点，现在参照结合附图进行的以下描述，在附图中：

图1a示出了常规沟槽电容器的横截面视图；

图1b示出了示出孔隙（void）的常规沟槽电容器的横截面视图；

图2至7c示出了根据本发明的实施例的处于各个制造阶段的沟槽电容器的横截面视图；以及

图8a至8c示出了本发明的实施例的流程图。

具体实施方式

下面详细讨论目前优选的实施例的实现和使用。然而，应当明白，本发明提供了许多可应用的发明概念，其可以在广泛的多种具体背景下实施。所讨论的具体实施例仅说明了用于实现和使用本发明的具体方式，而并非限制本发明的范围。

将在具体背景即沟槽电容器下关于实施例来描述本发明。然而，本发明也可以应用于沟槽晶体管或者其他具有沟槽的半导体器件。

图1a示出了常规沟槽电容器100。可以通过在基板105中形成沟槽110来形成沟槽电容器100。可以沿沟槽110的侧壁115和底表面116形成第一电极或外电极120。可以在第一电极120上形成介电层130。可以通过在介电层130上填充沟槽110来形成第二电极或内电极140。第二电极140可以是掺杂的无定形硅或者掺杂的多晶硅。利用无定形硅或多晶硅填充沟槽110可能在沟槽110的中间形成假想线（seem line）或者孔隙序列145。当填充沟槽110时，在无定形硅或多晶硅一起生长的位置形成了假想线或者孔隙序列145。

可以使无定形硅或多晶硅退火到600 ℃以上的温度，即典型地到约900 ℃或更高的温度。退火可以改变无定形硅或多晶硅的结晶结构并且可能创建孔隙150，如图1b中所示。孔隙150可以主要沿其中这些层一起生长的中心线145创建。如图1b中可见，孔隙150可以朝向沟槽110的侧壁115和底表面116移动，同时多晶硅再结晶。孔隙150可以最终沿沟槽110的侧壁115和底表面116聚集在介电层130处，从而对沟槽电容器100的电性质和可靠性具有负面的影响。

通过本发明的实施例，通常解决或规避了这些和其他问题，并且通常实现了技术优点。在一个实施例中，可以在沟槽的半导体填充内形成界面。该界面可以防止孔隙移动到沟槽的侧壁和/或底表面。该界面可以用作孔隙陷阱。防止孔隙移动到沟槽的侧壁和/或底表面改进了半导体器件的电性能和可靠性。

在一个实施例中，该界面是晶界。可以通过利用形成第二电极的至少两种半导体填充材料来填充沟槽而生成晶界。半导体填充材料可以是在两个工艺步骤中沉积的相同材料。在一个实施例中，界面是薄隔离层。该薄隔离层可以是厚度小于约3 nm的氮化物或氧化物。在一个实施例中，薄隔离层可以在应用高温工艺之后形成岛状物（island）的氧化物层。岛状物可以具有与珍珠项链类似的形式。