[发明专利]一种耐高压的隧穿晶体管及其制备方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种具有高击穿电压的纵向隧穿晶体管及其制备方法。

背景技术

对于MOSFET集成电路，关态泄露电流随着集成电路尺寸的缩小而迅速上升，为降低泄露电流，从而进一步降低器件的功耗，提高器件的耐压能力，与MOSFET不同工作原理的隧穿晶体管得到了广泛的应用。目前，常规隧穿晶体管为平面结构，漏极和源极位于半导体衬底的同一个平面，这种结构的隧穿晶体管耐高压能力差，导通电阻较大，功耗高。并且器件的形状为规则的四边形，散热面积较小，不利于热量的散出。因此，如何提高隧穿晶体管的耐压能力，提高散热性能，降低功耗是隧穿晶体管研制过程中亟需解决的技术问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种耐高压的隧穿晶体管及其制备方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种耐高压的隧穿晶体管，其包括：半导体衬底及其上形成的漏极，所述漏极为重掺杂；外延层，所述外延层形成在所述漏极之上，在所述外延层内形成有隔离区；埋层，所述埋层形成于所述外延层内，所述埋层的掺杂类型与所述漏极的掺杂类型相反，所述埋层为轻掺杂；源极，所述源极形成于所述埋层内且暴露于所述外延层的上表面，所述源极的掺杂类型与所述漏极的掺杂类型相反，所述源极为重掺杂；栅介质和栅极，所述栅介质形成于所述外延层之上，所述栅极形成于所述栅介质之上；源极金属层和漏极金属层，所述源极金属层形成于所述源极之上，所述漏极金属层形成于漏极之下。

本发明的耐高压的隧穿晶体管在靠近源极的非重掺杂的p区以及靠近漏极的非重掺杂的n区，提高了器件在关态下的耐击穿能力，在开态时由于有栅压的作用，表面会形成电子积累或电子反型，这两个区域不会影响开态特性。其外延层为低掺杂材料或本征材料，能够降低器件的导通电阻，减小大电流下的功耗，而且其形状为菱形，可以增加器件散热，优化器件在大电流下的特性，本发明的耐高压的隧穿晶体管为垂直结构，其沟道区长度比普通平面隧穿晶体管器件长，截面积也远大于普通器件，能够提高器件源漏的耐高电压能力，优化器件在大电流下的特性。

为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种耐高压的隧穿晶体管的制备方法，其包括如下步骤：

S1：提供衬底，在所述衬底上形成有重掺杂的漏极；

S2：在所述漏极上形成外延层；

S3：在所述外延层内形成隔离区；

S4：在所述外延层之上形成栅介质；

S5：在所述栅介质之上形成栅极；

S6：光刻、刻蚀、去胶，形成栅堆叠；

S7：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成埋层，所述埋层为轻掺杂；

S8：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成源极，所述源极为重掺杂；

S9：在源极之上形成源极金属层，在漏极之下形成漏极金属层。

本发明的制备方法在漏极之上制备低掺杂或本征的外延层，能够降低器件的导通电阻，减小大电流下的功耗，其在靠近源极制备非重掺杂的p区以及靠近漏极制备非重掺杂的n区，能够提高器件在关态下的耐击穿能力。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明耐高压隧穿晶体管的结构示意图；

图2一图10是本发明耐高压隧穿晶体管的制作流程图。

附图标记：

1漏极；2外延层；3隔离区；4栅介质；5栅极；6埋层；

7隔离层；8源极；9源极金属层；10钝化层；11漏极金属层；

12引线孔；13引线金属层。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。