[发明专利]具有接合焊盘和屏蔽结构的半导体器件及其制造方法

说明书

相关申请的交叉参考

本申请涉及2011年5月20日与本文同时提交的第13/112,755号美国专利申请(代理人卷号2011-0379/24061.1815)，名称为“Semiconductor Device Having a Bonding Pad and Method of Manufacturing the Same”，其全部内容接合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种具有接合焊盘和屏蔽结构的半导体器件及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC具有更小更复杂的电路。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件或者线)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。

焊盘用于各种应用方式，比如探针和/或引线接合(在下文中通常称为接合焊盘)，相比于IC的其他部件，焊盘通常具有独立需求。例如，由于焊盘的作为探针或者引线接合的功能，因此，接合焊盘必须具有足够的尺寸和强度来承受物理接触。同时，通常期望将器件制造为相对较小(在尺寸上和厚度上)。例如，在诸如互补金属氧化物半导体(CMOS)图像传感器的应用方式中，通常期望具有一层或者多层相对较薄的金属层，例如，铝铜(AlCu)金属层，将该金属层图案化，从而形成接合焊盘和预防干扰(cross-talk)的屏蔽结构。在一个传统实例中，金属屏蔽和接合焊盘具有相同厚度并且相对较薄。然而，较薄金属层带来的问题是，形成在这些层中的接合焊盘可能会出现脱落或者其他缺陷。因此，亟需满足这些部件的各种需求。

发明内容

根据一个实施例，一种半导体器件，包括：器件衬底，具有对应于半导体器件的正面和半导体器件的背面的正面和背面；金属部件，形成在器件衬底的正面上；接合焊盘，被设置在半导体器件的背面上，并且与金属部件电连通；以及屏蔽结构，被设置在器件衬底的背面上，其中，屏蔽结构和接合焊盘具有彼此不同的厚度。

根据另一个实施例，一种半导体器件，包括：衬底，具有接合区域和非接合区域，并且具有对应于半导体器件的正面和半导体器件的背面的正面和背面；金属部件，被设置在衬底的正面上；第一导电材料，被设置在接合区域中的半导体器件的背面上的沟槽内，其中，第一导电材料与金属部件电连通，并且其中，第一导电材料具有第一厚度；以及第二导电材料，被设置在非接合区域中的衬底的背面上，其中，第二导电材料具有第二厚度，并且其中，第一厚度与第二厚度不同。

根据又一实施例，一种制造半导体器件的方法，包括：提供器件衬底，器件衬底具有对应于半导体器件的正面和半导体器件的背面的正面和背面；在器件衬底的正面上形成金属部件；在半导体器件的背面上形成暴露出金属部件的沟槽；在与金属部件电连通的沟槽中形成接合焊盘；在器件衬底的背面上形成金属屏蔽结构，其中，金属屏蔽结构的厚度小于接合焊盘的金属层的厚度。

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：器件衬底，具有对应于所述半导体器件的正面和所述半导体器件的背面的正面和背面；金属部件，形成在所述器件衬底的所述正面上；接合焊盘，被设置在所述半导体器件的所述背面上，并且与所述金属部件电连通；以及屏蔽结构，被设置在所述器件衬底的所述背面上，其中，所述屏蔽结构和所述接合焊盘具有彼此不同的厚度。

在该半导体器件中，进一步包括：辐射感应区域，被设置在所述器件衬底中，所述辐射感应区域用于感测出从所述器件衬底的所述背面发射到所述辐射感应区域的辐射；第一钝化层，被设置在所述半导体器件的所述正面上；载体衬底，接合到所述第一钝化层；第一缓冲层，被设置在所述器件衬底的所述背面上；以及第二钝化层，被设置在所述器件衬底的所述背面上。

在该半导体器件中，进一步包括：第二缓冲层，被设置在所述器件衬底的所述背面上，其中，所述第二缓冲层插入在所述第一缓冲层和所述第二钝化层之间。

在该半导体器件中，所述接合焊盘厚于所述屏蔽结构。

在该半导体器件中，所述接合焊盘和所述屏蔽结构所包含的材料选自由铝、铜、铝铜、钛、钽、氮化钛、氮化钽、以及钨构成的组。

在该半导体器件中，所述屏蔽结构和所述接合焊盘包含不同的材料。