[发明专利]带有接合焊盘的半导体器件及其制造方法

说明书

相关申请的交叉参考

本申请涉及第_______号(代理人卷号2011-0239/24061.1814)的与本申请同时申请的美国专利申请，标题为“Semiconductor Device Having a Bonding Pad and Shield Structure and Method of Manufacturing the Same”，将其全部内容结合于此作为援引。

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC具有更小更复杂的电路。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件或者线)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。

焊盘用于各种应用方式，比如探针和/或引线接合(在下文中通常称为接合焊盘)，相比于IC的其他部件，焊盘通常具有独立需求。例如，由于焊盘的作为探针或者引线接合的功能，因此，接合焊盘必须具有足够的尺寸和强度来承受物理接触。同时，通常期望将部件制造为相对较小(在尺寸上和厚度上)。例如，在诸如互补金属氧化物半导体(CMOS)图像传感器的应用方式中，通常期望具有一层或者多层相对较薄的金属层，例如铝铜(AlCu)金属层。较薄金属层带来的问题是，形成在这些层中的接合焊盘可能会出现脱落或者其他缺陷。因此，亟需满足这些部件的各种需求。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：器件衬底，具有正面和背面；互连结构，设置在所述器件衬底的所述正面上，所述互连结构具有n层金属层；以及接合焊盘，延伸穿过所述互连结构，并且直接接触所述n层金属层的第n层金属层。

在该半导体器件中，进一步包括：屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射。

在该半导体器件中，进一步包括：屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括：第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上。

在该半导体器件中，进一步包括：屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括：第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上，并且该半导体器件还包括：第二钝化层，设置在所述器件衬底的所述背面上。

在该半导体器件中，进一步包括：屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括：第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上，并且其中，所述第一钝化层所包含的材料选自由氧化硅和氮化硅组成的组。

在该半导体器件中，其中所述屏蔽结构的厚度与所述接合焊盘的厚度基本上相似。

根据本发明的另一方面，提供了一种半导体器件，包括：第一衬底，具有接合区域和非接合区域，并且具有正面和背面；互连结构，具有多层金属层，所述多层金属层设置在所述第一衬底的所述正面上；开口，位于所述第一衬底的所述背面上，其中，所述开口形成在所述接合区域中，并且其中，所述开口延伸穿过所述第一衬底，直到所述互连结构的所述多层金属层的最顶部金属层；以及第一导电材料，部分地填充所述接合区域中的所述第一衬底的所述背面上的所述开口，其中，所述第一导电材料与所述互连结构的所述最顶部金属层直接接触。