[发明专利]用于PMOS集成的IV族晶体管

权利要求书

1.一种晶体管器件，包括：

具有沟道区的衬底；

位于所述沟道区上方的栅极电极；以及

形成于所述衬底上或中且与所述沟道区相邻的源极区和漏极区，所述源极区和所述漏极区中的每一个都具有总厚度，该总厚度包括硅或锗或硅锗的p型衬里和具有超过80原子%的锗浓度的p型帽层，其中，所述衬里小于所述总厚度的50%。

2.根据权利要求1所述的晶体管器件，其中，所述晶体管器件是平面、FinFET或纳米线PMOS晶体管中的一个。

3.根据权利要求1或2所述的晶体管器件，进一步包括金属-锗化物源极接触部和金属-锗化物漏极接触部。

4.根据前述权利要求中的任意一项所述的晶体管器件，其中，衬里厚度与帽层厚度的厚度比是2:5，或者更小。

5.根据前述权利要求中的任意一项所述的晶体管器件，其中，衬里厚度与帽层厚度的厚度比是1:5或更小。

6.根据前述权利要求中的任意一项所述的晶体管器件，其中，每一个所述衬里的厚度均在约一个单层到10nm的范围内，每一个所述帽层的厚度均在约50nm到500nm的范围内。

7.根据前述权利要求中的任意一项所述的晶体管器件，其中，至少一个所述衬里和/或所述帽层具有浓度被分级的锗和/或p型掺杂剂中的至少一个。

8.根据权利要求7所述的晶体管器件，其中，至少一个所述衬里的锗浓度被分级为从与所述衬底相容的基准级别浓度到超过50原子%的高浓度。

9.根据权利要求8所述的晶体管器件，其中，所述高浓度超过90原子%。

10.根据权利要求7至9中的任意一项所述的晶体管器件，其中，至少一个所述衬里的p型掺杂剂浓度被分级为从与所述衬底相容的基准级别浓度到超过1E20cm^-3的高浓度。

11.根据权利要求10所述的晶体管器件，其中，一个或多个所述衬里的p掺杂剂是硼。

12.根据权利要求7至11中的任意一项所述的晶体管器件，其中，至少一个所述帽层具有超过95原子%的锗浓度。

13.根据权利要求7至12中的任意一项所述的晶体管器件，其中，至少一个所述帽层的锗浓度被分级为从与对应的所述衬里相容的基准级别浓度到超过80原子%的高浓度。

14.根据权利要求7至13中的任意一项所述的晶体管器件，其中，至少一个所述帽层的p型掺杂剂浓度被分级为从与对应的所述衬里相容的基准级别浓度到超过1E20cm^-3的高浓度。

15.根据权利要求14所述的晶体管器件，其中，一个或多个所述帽层的p-掺杂剂是硼。

16.根据前述权利要求中的任意一项所述的晶体管器件，其中，至少一个所述帽层进一步包括锡。

17.根据前述权利要求中的任意一项所述的晶体管器件，其中，至少一个所述帽层进一步包括错配位错和/或穿透位错和/或双晶。

18.根据前述权利要求中的任意一项所述的晶体管器件，其中，所述帽层没有错配位错、穿透位错和双晶。

19.一种电子设备，包括：

具有集成电路的印刷电路板，所述集成电路包括一个或多个根据前述权利要求中的任意一项所述的晶体管器件。

20.根据权利要求19所述的电子设备，其中，所述集成电路包括通信芯片和/或处理器的至少其中之一。

21.根据权利要求19或20所述的电子设备，其中，所述电子设备是计算设备。

22.一种集成电路，包括：

具有沟道区的衬底；

位于所述沟道区上方的栅极电极；

形成于所述衬底上或中且与所述沟道区相邻的源极区和漏极区，所述源极区和所述漏极区中的每一个都具有总厚度，该总厚度包括硅或锗或硅锗的p型衬里和具有超过80原子%的锗浓度的p型帽层，其中，所述衬里小于所述总厚度的40%；以及

金属-锗化物源极接触部和金属-锗化物漏极接触部。