[发明专利]具有双功函数电极的非易失性存储元件

说明书

技术领域

本发明的实施例涉及集成电路的制造，更具体的，涉及非易失性存储元件，例如闪存单元。

背景技术

非易失性存储元件可包括电介质势垒层，一般由二氧化硅制成，夹置在两个电极层之间，例如两个金属层或两个多晶硅层。电压可以施加在两个电极层的第一电极层(一般为顶电极层)上以控制写和擦除操作。特别地，当电压施加至第一电极层时，电荷通过已知的隧穿或热载流子注入机制穿过势垒层进入第二电极。

目前，采用厚的势垒层(一般为70埃的量级)来构造需要以截止状态(off-state)长时间保持数据(1ong data retention)的存储元件，以防止任何已存储的电荷泄漏。结果是相比于势垒层较薄的情况，可能需要将更高的电压施加到第一电极层。相反地，为实现低电压工作，势垒层可能会被薄化以允许更容易将电荷注入到第二电极。然而，较薄的势垒层可能会导致存储的电荷更容易通过该势垒层泄漏，缩短了存储元件的寿命。

附图说明

通过参照下面用来介绍本发明的实施例的说明和附图，可以更好地理解本发明的一些实施例。在附图中：

图1是包括根据一实施例的非易失性存储元件的集成电路的一部分的截面图；

图2是包括根据另一实施例的非易失性存储元件的集成电路的一部分的截面图；

图3-6是示出非易失性存储元件的一实施例的，分别在零偏置(zero bias)、在写操作期间、在擦除操作期间的，相对于距离描绘的带隙能量的图示；以及

图7是一方法实施例的流程图。

具体实施方式

在下面的说明书中，将对许多具体细节进行阐述。然而，可以理解的是，本发明的实施例脱离这些具体细节也可以实现。在其他情况下，为了避免模糊对本说明书的理解，没有详细示出公知的电路、结构和技术。

在下面的详细描述中，参考附图，所述附图通过图示方式示出了可以实施要求保护的主题的特定实施例。对这些实施例进行足够详细的描述，以使本领域技术人员能够实施所述主题。可以理解的是，各种实施例虽然不同，并不一定是相互排斥的。例如，这里结合一个实施例描述的特定特征、结构或特性，可以在不脱离要求保护的主题的精神和范围的情况下在其他实施例中实现。此外，可以理解的是，在不脱离要求保护的主题的精神和范围的情况下，每一个所公开的实施例中的个体元件的位置或布置可以被修改。因此，下面的详细描述不应理解为具有限制意义，主题的范围仅通过适当解释的所附权利要求连同所附权利要求被赋予的等同形式的完整范围来限定。在附图中，相同的附图标记指代在几个视图中相同或类似的元件或功能，其中所描绘的元件不一定彼此按比例绘制，而个体元件可能被放大或缩小以更容易理解在本说明书的上下文中的元件。

实施例提供了一种具有双功函数电极的非易失性存储元件及其形成方法。该存储元件包括：第一电极，所述第一电极包括具有第一功函数的第一材料；第二电极，所述第二电极包括具有第二功函数的第二材料，第二功函数高于第一功函数；设置在所述第一电极和所述第二电极之间的第一电介质，第一电介质具有第一带隙；以及设置在所述第一电介质和第二电极之间的第二电介质，第二电介质具有第二带隙，第二带隙宽于第一带隙，并且其被设置成使得在第一电介质中生成量子阱。根据一些实施例，第一电介质提供了电荷存储区，第二电介质在存储元件的零偏置状态和写状态中为所存储的电荷提供保持势垒(retaining barrier)，以防止电荷泄漏。根据一个实施例，第三电介质可设置在所述第一电极和所述第一电介质之间，以便在写操作期间作为电子注入势垒。

首先参考图1，所示的部分集成电路180包括互连系统190，它本身又包括根据一实施例的存储元件100。互连系统190包括衬底160，衬底160可以是半导体材料，例如硅、锗硅和砷化镓。衬底160之上可以是叠层(stack)，其包括由相应的电介质材料层164隔开的多个互连层162，电介质材料可以例如包括二氧化硅、旋涂玻璃、聚酰亚胺、类金刚石碳等。该叠层可以以例如采用CMOS、PMOS或NMOS后段工艺的已知方式来形成，叠层中的每个层可以包括一层或多层。过孔136将存储元件100电连接到互连层162。