[发明专利]用于缩减多重堆栈的整体封装尺寸的针脚凸块堆栈设计

说明书

技术领域

本揭示内容大体涉及半导体的制造领域，且更特别的是，涉及最小化具有堆栈晶粒(stacked die)配置的半导体的领域。

背景技术

现今半导体工业的趋势是生产有越来越多性能的半导体组件，同时减少组件的大小及半导体封装件的总高度。堆栈晶粒配置为实现半导体装置密度提高的常用方法。在实现更小封装件尺寸以及使封装件高度更薄的需求为持续驱动因素下，人们在寻求新的晶粒堆栈方法。

图1为多个堆栈晶粒的横截面图。如图1所示，多个集成电路(IC)芯片(也就是，晶粒)120以堆栈晶粒配置配置于衬底110上。在此实施例中，该堆栈晶粒配置由4个晶粒120组成。不过，可使用其它数量的晶粒。介于晶粒120之间的是晶粒间隔物(die spacer)124。晶粒间隔物124在两个晶粒120之间提供必要的空间以防上面的晶粒120接触、短路或损坏下面的接合线130。在一实施例中，晶粒间隔物124为硅间隔物。晶粒120及晶粒间隔物124用粘着层(adhesive layer)122相互粘贴。下晶粒120用粘着层122粘贴至衬底120。在制造工艺期间，每个晶粒120或间隔物124的底面可用粘着片黏合，一般是在晶圆层级。在其它实施例中，粘着层122可为在粘贴时施加的环氧树脂或液状膏。然后，固化(例如，烘烤)粘着层122以完成晶粒粘贴。

图2为图1中的部分D的俯视图。每个晶粒120用在焊线工艺期间形成的配线电性连接至衬底110(例如，印刷电路板或其它电子系统)。如图1及图2所示，焊线工艺使每个晶粒120上连接于焊垫132(未图示)之间的接合线(bond wire)130接附至在衬底110上的指状焊片(bond finger)136上的接触点134。图2以俯视图图示图1的部分D，包含：有多个接触点134及附着接合线130的指状焊片136。焊线工艺是以形成第一焊点于晶粒上开始。此第一焊点的形成是通过熔化接合线130的末端以在焊垫132上形成熔球(molten ball)138。在使接合线130接附至晶粒以及提供有足够松弛量的接合线130后，该焊线工艺通过把接合线130压在接触点134上以形成鱼尾状针脚焊点(stitch bond)140来结束。如图2所示，在多个堆栈晶粒下，施加至每个指状焊片136的多个针脚焊点140需要多个线内接触点134。进一步如图3所示，也可有在每个晶粒120上的多个焊垫132以及对应多个指状焊片136。

在焊线工艺期间，焊线机用超音波、热音波或热压接合法将接合线130焊接于焊垫132、接触点134之间。如图1、图2及图3所示，每个晶粒120有至少一接合线130由焊垫132延伸至接触点134。每条接合线130有它自己的对应焊垫132及接触点134。不过，如图2所示，随着晶粒堆栈增加(例如，4个晶粒)，指状焊片长度也必须增加以容纳在附加接触点134连接至同一指状焊片136的附加接合线。为了防止在焊线工艺期间损坏已布设接合线130，需要在接触点134之间提供最小空间，而加剧总指状焊片的长度要求。例如，在示范单一接点指状焊片长度可为0.20毫米时，如图2所示，示范四个焊点(线内)需要0.56毫米。因此，即使以增加晶粒堆栈的层数来增加半导体装置的密度，然而这会造成指状焊片长度增加而需要增加半导体装置封装件的尺寸。

发明内容

对于以堆栈晶粒配置的半导体装置与生俱来的挑战，本发明提供解决方案。在本发明的实施例的一方法中，揭示一种用于堆栈晶粒的方法。安置覆在一衬底上的第一晶粒。第一配线接合至该第一晶粒以及至该衬底的一指状焊片，其中，该第一配线用第一针脚焊点接合至该指状焊片。形成覆在该第一针脚焊点上的第一针脚凸块。安置覆在该第一晶粒上的第二晶粒。第二配线接合至该第二晶粒以及至该第一针脚凸块，其中，该第二配线用第二针脚焊点接合至该第一针脚凸块，其中，该第二配线覆在该第一针脚凸块上。最后，形成覆在该第二针脚焊点上的第二针脚凸块。在本发明的另一实施例中，揭示一种半导体装置。该半导体包含一衬底与覆在该衬底上的多个晶粒，其中，所述多个晶粒呈堆栈配置。该半导体进一步包含多条接合线，其中，每条接合线接附至所述多个晶粒中的一个以及至该衬底的一指状焊片。多条接合线接附至该指状焊片，其中，所述多个接合线的每条接合用一针脚焊点线接附至该指状焊片。最后，所述多个针脚焊点在每一对针脚焊点之间有一针脚凸块下处于堆栈配置。

附图说明

阅读以结合附图的详细说明，将更加了解本发明，图中类似的组件用相同的组件符号表示，且其中：

图1根据现有技术示意图示展现指状焊片长度增加的半导体装置的横截面图；