[发明专利]用于形成集成半导体结构的方法和结构

说明书

优先权声明

本申请要求2010年2月4日提交的标题为“Methods and Structure for Forming Integrated Semiconductor Structures”的美国临时专利申请No.61/301476的申请日的权益。

技术领域

本发明的各种实施方式总体上涉及用于形成半导体结构的方法和结构，更具体地涉及在半导体结构上形成平坦表面以便附接额外的半导体结构的方法和结构。

背景技术

两个或者更多个半导体结构的三维（3D）集成在微电子应用中可以是有益的。例如，微电子器件的3D集成可以减小整体器件占用面积并且改善电气性能和功耗。例如，参见the publication of P.Garrou et al.,2008,entitled“The Handbook of 3D Integration,”Wiley-VCH。

可以通过多种方法实现半导体结构的3D集成，这些方法包括：例如将一个或者更多个半导体结构附接到包括多个器件结构的已处理半导体结构。可以通过多种方法实现将半导体结构附接到已处理半导体结构。当将半导体结构附接到已处理半导体结构时，该半导体结构可以经过一些额外处理，并且该半导体结构本身也可以作为用于后续半导体结构的附接的接收衬底。应当注意的是，可以通过将半导体裸片附接到一个或者更多个额外的半导体裸片（即，裸片到裸片（D2D））、将半导体裸片附接到一个或者更多个额外的半导体晶圆（即，裸片到晶圆（D2W））以及将半导体晶圆附接到一个或者更多个额外的半导体晶圆（即，晶圆到晶圆（W2W））或者上述方式的组合来进行半导体结构的3D集成。

然而，要彼此附接的结构中的每一个结构（例如，已处理半导体结构和半导体结构的附接表面）的光滑度和平坦度可能影响完成的3D集成半导体结构的质量。例如，当结构的3D集成包括其中已经形成了半导体器件的已处理半导体结构时，用于形成半导体器件的处理可能导致粗糙的非平坦表面。半导体结构到该已处理半导体结构的粗糙的非平坦表面的后续的附接可能导致半导体结构和已处理半导体结构之间的较差的粘合，这会导致半导体结构在后续处理期间从已处理半导体结构不希望地分离。

发明内容

本发明的各种实施方式总体上提供用于形成半导体结构的方法和结构，具体地提供了用于在半导体结构上形成光滑的平坦表面以附接额外的半导体结构的方法和结构。现在根据本发明的实施方式简要描述本发明的方法。本发明内容用于以简化的形式介绍概念的选择，这些概念在本发明的具体实施方式中进一步描述。发明内容不旨在标识出要求保护的主题的关键特征或者本质特征，也不旨在用于限制要求保护的主题的范围。

因此，在本发明的一些实施方式中，形成半导体结构的方法包括：在已处理半导体结构的非平坦表面上方形成介电层。已处理半导体结构的所述非平坦表面可以包括多个导电区和多个非导电区。在所述介电层上方形成掩蔽层，并且设置延伸穿过直接位于所述已处理半导体结构的所述非平坦表面的所述多个导电区中的至少一些导电区上方的所述掩蔽层的多个掩蔽开口。可以对位于所述介电层的与所述已处理半导体结构的所述非平坦表面相反的一侧的表面进行平坦化以形成平坦化表面。对所述介电层的表面进行平坦化的步骤可以包括：蚀刻通过所述多个掩蔽开口露出的所述介电层的区域，以及在蚀刻所述介电层的所述区域之后对所述介电层的表面进行抛光。然后，半导体结构可以附接到所述介电层的平坦化表面。

本发明的各个实施方式还可以包括用此处描述的方法形成的结构。例如，在一些实施方式中，半导体结构包括：覆盖在已处理半导体结构的非平坦表面上方的介电层。所述非平坦表面包括多个导电区和多个非导电区。所述半导体结构可以还包括：在介电层的与已处理半导体结构相反的一侧上覆盖介电层的掩蔽层，所述掩蔽层可以包括延伸穿过直接位于所述已处理半导体结构的所述非平坦表面的所述多个导电区中的至少一些导电区上方的所述掩蔽层的多个掩蔽开口。

本发明的其它方面、细节以及另选组合将从下面的详细描述中变得明显，并且也在本发明范围内。

附图说明

通过参照以下在附图中示出的本发明的示例性实施方式的详细描述可以更充分地理解本发明，在附图中：

图1A-图1C示意地例示将半导体结构附接到已处理半导体结构的现有技术；

图2A-图2C示意地例示将半导体结构附接到已处理半导体结构的另一现有技术；

图3A-图3F示意地例示用于形成3D集成的半导体结构的本发明的实施方式；