[实用新型]用于全球卫星导航系统的捕获装置的FFT处理器模块无效

专利信息
申请号: 201120180892.X 申请日: 2011-05-31
公开(公告)号: CN202119913U 公开(公告)日: 2012-01-18
发明(设计)人: 宗竹林;武鹏;何春;陆永彩;田忠;徐小良 申请(专利权)人: 电子科技大学
主分类号: G01S19/24 分类号: G01S19/24;G01S19/30;G01S19/35
代理公司: 电子科技大学专利中心 51203 代理人: 周永宏
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 全球卫星 导航系统 捕获 装置 fft 处理器 模块
【说明书】:

技术领域

实用新型属于卫星导航领域,具体的说,涉及用于全球卫星导航系统的捕获装置的技术领域。

背景技术

全球卫星导航系统是一种全天候的导航系统,它在可用性、连续性和完好性方面的保障将远比单一模式的导航系统好。它采用直接序列扩频(DSSS)技术,每颗卫星将要发送的资料比特流与一个PRN码进行扩频编码并采用BPSK(Binary Phase Shift Keying,二进制相移键控)方式调制为模拟波形。PRN码是一个周期性的伪随机噪声序列,具有伪随机噪声序列的自相关和互相关特性。

捕获装置是全球卫星导航接收机基带系统的核心模块之一。它主要完成本地PRN码与卫星基带信号的相关功能。捕获装置的捕获方法主要有两种方法,一种是串行搜索,另一种是使用FFT进行并行搜索。由于并行搜索可以同时搜索到码相位和载波的多普勒频移,故已广泛的应用于数字接收机。并行搜索中的快速傅立叶变换(Fast Fourier Transform,FFT)是实现离散傅立叶变换的一种高效算法,它利用旋转因子的对称性原理,能够大大减小离散傅立叶变换的运算量。

现有的捕获装置中的FFT处理器模块主要用于进行快速傅立叶变换的运算,

其结构原理如图1所示,它主要由基-4蝶形运算单元,控制单元,只读存储器单元,随机存储器单元以及多路选择器组成。其中只读存储器单元用来存储旋转因子的数值,基-4蝶形运算单元是FFT处理器的核心部件,传统的FFT处理器的基-4蝶形运算单元的结构如图2所示,它主要由硬件乘法器,分路器和加法器组成。图中A、B、C、D分别代表进行基-4蝶形运算的四个数据,而表示的是进行基-4蝶形运算的旋转因子,而A’、B’、C’、D’为经过基-4运算后的数据。传统基-4蝶形运算单元采用硬件乘法器来实现复数的乘法操作,所以其对应的只读存储器单元中需要存储旋转因子的实部和虚部,这大大增加了系统对存储资源的消耗。

在全球卫星导航接收机中,现有的FFT处理器模块在进行处理时,由于北斗系统,GPS和GLONASS系统的码长不同,因此需要分别配置对应的FFT处理器模块,这就进一步增加了接收机的存储资源消耗。

实用新型内容

本实用新型的目的是为了克服现有的用于全球卫星导航系统的捕获装置的FFT处理器模块占用存储资源过多的不足,提出了用于全球卫星导航系统的捕获装置的FFT处理器模块。

为了实现上述目的,本实用新型的技术方案是:用于全球卫星导航系统的捕获装置的FFT处理器模块,包括控制单元、只读存储器单元、随机存储器单元、多路选择器单元,其特征在于,还包括输入预处理单元、基于CORDIC算法的蝶形运算单元、输出处理单元和倒序输出单元;

所述控制单元分别与只读存储器单元、随机存储器单元、输入预处理单元、输出处理单元和倒序输出单元连接,用于控制上述单元的工作时序;

所述只读存储器单元包括一个ROM地址产生器和一个ROM存储器,所述ROM地址产生器的输入端与控制单元连接用于接收控制单元传输过来的控制信号,所述ROM地址产生器的输出端与ROM存储器连接用于产生ROM存储器的读取地址,所述ROM存储器与输入预处理单元连接用于输出ROM存储器中存储的数据;

所述随机存储器单元包括RAM地址产生器,第一RAM存储器(RAM-1)和,第二RAM存储器(RAM-2)和一个选择器,RAM地址产生器的输入端与控制单元连接用于接收控制单元产生的控制信号,所述RAM地址产生器的输出端与选择器的输入端相连,选择器的输出端与第一RAM存储器和第二RAM存储器连接,在一次运算中,选择器将选择任一个RAM存储器进行工作,它将RAM地址产生器产生的RAM存储器的读取地址传递给被选择的工作中的RAM存储器,选择器的另一个输入端与输出处理单元的输出端连接,用来接收每一级运算后输出的中间数据并将其存入工作中的那个RAM存储器中去。第一RAM存储器和第二RAM存储器的输出端与多路选择器的输入端相连,在一次运算中多路选择器只将工作中的那块RAM存储器的输入数据进行输出,所述多路选择器的输出端连接至输入预处理单元,将读取出的数据送入输入预处理单元中去,另一个输出端连接至倒序处理单元;

所述多路选择器单元的输入端连接随机存储器单元中的RAM-1和RAM-2的输出,用于接收RAM中读出的数据,多路选择器的输出端分别连接至输入预处理单元和倒序输出单元;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120180892.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top