[实用新型]用于全球卫星导航系统的捕获装置的FFT处理器模块无效

专利信息
申请号: 201120180892.X 申请日: 2011-05-31
公开(公告)号: CN202119913U 公开(公告)日: 2012-01-18
发明(设计)人: 宗竹林;武鹏;何春;陆永彩;田忠;徐小良 申请(专利权)人: 电子科技大学
主分类号: G01S19/24 分类号: G01S19/24;G01S19/30;G01S19/35
代理公司: 电子科技大学专利中心 51203 代理人: 周永宏
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 全球卫星 导航系统 捕获 装置 fft 处理器 模块
【权利要求书】:

1.用于全球卫星导航系统的捕获装置的FFT处理器模块,包括控制单元、只读存储器单元、随机存储器单元、多路选择器单元,其特征在于,还包括输入预处理单元、基于CORDIC算法的蝶形运算单元、输出处理单元和倒序输出单元;

所述控制单元分别与只读存储器单元、随机存储器单元、输入预处理单元、输出处理单元和倒序输出单元连接,用于控制上述单元的工作时序;

所述只读存储器单元包括一个ROM地址产生器和一个ROM存储器,所述ROM地址产生器的输入端与控制单元连接用于接收控制单元传输过来的控制信号,所述ROM地址产生器的输出端与ROM存储器连接用于产生ROM存储器的读取地址,所述ROM存储器与输入预处理单元连接用于输出ROM存储器中存储的数据;

所述随机存储器单元包括RAM地址产生器,第一RAM存储器(RAM-1)和,第二RAM存储器(RAM-2)和一个选择器,RAM地址产生器的输入端与控制单元连接用于接收控制单元产生的控制信号,所述RAM地址产生器的输出端与选择器的输入端相连,选择器的输出端与第一RAM存储器和第二RAM存储器连接,在一次运算中,选择器将选择任一个RAM存储器进行工作,它将RAM地址产生器产生的RAM存储器的读取地址传递给被选择的工作中的RAM存储器,选择器的另一个输入端与输出处理单元的输出端连接,用来接收每一级运算后输出的中间数据并将其存入工作中的那个RAM存储器中去。第一RAM存储器和第二RAM存储器的输出端与多路选择器的输入端相连,在一次运算中多路选择器只将工作中的那块RAM存储器的输入数据进行输出,所述多路选择器的输出端连接至输入预处理单元,将读取出的数据送入输入预处理单元中去,另一个输出端连接至倒序处理单元;

所述多路选择器单元的输入端连接随机存储器单元中的RAM-1和RAM-2的输出,用于接收RAM中读出的数据,多路选择器的输出端分别连接至输入预处理单元和倒序输出单元;

所述输入预处理单元的输入端接收控制单元产生的控制信号以及多路选择器单元和只读存储器单元输出的数据,其输出端连接基于CORDIC的蝶形运算单元,将预处理后的数据送入基于CORDIC的蝶形运算单元中去;

所述基于CORDIC算法的蝶形运算单元的输入端接收输入预处理单元输出的相关数据,它包括只读存储器单元中产生的基于CORDIC算法的蝶形运算单元所需要的旋转因子的角度值和随机存储器单元中的时域数据或运算中间数据,基于CORDIC算法的蝶形运算单元的输出端与输出处理单元的输入端连接,将运算后的数据输入送入输出处理单元;

所述输出处理单元的输入端与基于CORDIC算法的蝶形运算单元的输出端相连,它将运算后的中间数据进行处理,输出处理单元的另一个输入端与控制单元相连,用于接收控制信号,输出处理单元的一个输出端连接随机存储器单元的选择器,它将运算的中间数据输出至随机存储器单元的选择器;

所述倒序输出单元的输入端连接至多路选择器单元,当一次FFT运算完成后,多路选择器根据控制单元产生的控制信号,将数据输入至倒序处理单元,倒序输出单元的另一个输入是控制单元产生的,倒序处理单元根据控制单元产生的控制信号进行相关的处理,输出为整个FFT处理器运算后的输出结果。

2.根据权利要求1所述的用于全球卫星导航系统的捕获装置的FFT处理器模块,其特征在于,所述基于CORDIC的蝶形运算单元包括基于CORDIC算法的乘法器,加法器,减法器以及交换实部和虚部并取反单元,基于CORDIC的蝶形运算单元使用了三个基于CORDIC算法的乘法器来完成旋转因子的相乘操作,使用四个加法器和四个减法器来完成蝶形运算的加减操作;上述各原件组成四个运算通路:A路、B路、C路、D路。其中B路、C路和D路需要首先和旋转因子相乘,三路的数据首先经过一个基于CORDIC算法的乘法器,其中B路和D路的基于CORDIC算法的乘法器的输出端分别与B路的加法器和D路的第一减法器相连,而C路的基于CORDIC算法的乘法器的输出端分别和A路第一加法器和C路的减法器相连。A路第一加法器和B路加法器的输出端连接至A路第二加法器与B路减法器,C路减法器的输出端连接至C路加法器和D路第二减法器,D路第一减法器的输出端连接至交换实部和虚部并取反单元,交换实部和虚部并取反单元的输出端连接至C路加法器和D路第二减法器,A路和C路加法器与B路和D路第二减法器的输出即为经过一级蝶形运算后的输出A’、B’、C’、D’。

3.根据权利要求2所述的用于全球卫星导航系统的捕获装置的FFT处理器模块,其特征在于,上述基于CORDIC算法的蝶形运算单元的基于CORDIC算法的乘法器采用流水线结构,分为x、,y、z三个运算通道,x运算通道对应于C_im、B_im、D_im,y运算通道对应于C_re、B_re、D_re,z运算通道对应于Phase_c、Phase_b、Phase_d,根据数据精度的要求确定流水线的级数,每一级运算都是由三个加法器、两个移位器和一个判决器组成,其中每一级的移位器的移位数相当于当前级数减1,每一级x路加法器的输入为本级x路数据以及本级x路移位器的输出,其中x路移位器的输入为本级y路的数据,同样每一级y路加法器的输入为本级y路数据和本级y路移位器的输出,其中y路移位器的输入为本级x路的数据,z路加法器的输入为旋转因子的角度值和每一级预定的微旋转角度,z路加法器的输出端连接本级的判决器,判决器根据z路加法器输出的结果进行判决,判决器的输出端连接本级x路和y路的加法器以及下一级z路的加法器,判决器选择加法器进行加法或者减法运算,每一级x路加法器的输出连接至下一级x路加法器与下一级y路移位器。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120180892.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top