[发明专利]一种具有应变结构的VDMOS器件及其制备方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种具有应变结构的VDMOS(vertical double diffusion Metal-Oxide-Semiconductor field effect transistor，垂直双扩散金属氧化物半导体场效应晶体管)器件及其制备方法。

背景技术

VDMOS器件是一种广泛应用于功率电子技术领域的晶体管，其在很多情况下作为一种开关器件应用于开关电源中。作为一种功率电子器件，其最重要指标之一就是导通电阻。对于VDMOS器件，根据其器件结构，导通电阻一般由接触电阻、源区电阻、沟道电阻、JFET(Junction field effect transistor，结型场效应晶体管)区电阻、漂移区电阻和漏区电阻6部分组成。对于一般的VDMOS器件，接触电阻，源区电阻和漏区电阻很小，导通电阻的主要部分是沟道电阻、JFET区电阻以及漂移区电阻。降低这几部分电阻，可以通过改变器件的设计参数来实现，如减小漂移区厚度，增多漂移区掺杂浓度等，但是这样会影响器件的击穿电压。在不影响器件击穿电压的情况下减小器件的导通电阻是VDMOS器件设计的重要课题。

采用应变技术是解决这一问题的有效途径。众所周知，应变硅技术已经在深亚微米半导体器件制造中得到了广泛的应用，其原理就是通过在沟道晶格中施加应力，使得沟道晶格产生应变，从而提高了载流子在沟道中的迁移率，进而使得沟道电阻降低。如今，应变硅技术也已经被引入到功率半导体器件的领域。以下是应变硅技术应用于功率半导体器件的相关专利：公开号为2004173846A1，名称为具有应变结构的扩散MOS器件的美国专利；公开号为2008048257A1，名称为应变半导体功率器件与制造方法的美国专利；公开号为101789448A，名称为基于应变硅技术的P沟VDMOS器件的中国专利。以上几篇专利的内容均是通过外延技术在器件的导电通路的部分或全部生长应变半导体层，进而使器件产生应变来降低器件的导通电阻。但是，采用外延技术生长应变半导体层也存在一些局限。由于制作VDMOS器件是由扩散形成沟道，其扩散过程需要较长的时间和较高的温度。因此，如果采用先形成应变层，再扩散形成沟道的方式，容易使之前形成的应变层弛豫。如果采用先扩散形成沟道，再外延应变层的方法，由于外延的温度也很高，杂质将会向外延层中扩散，外延后形成的杂质分布比较难控制。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种具有应变结构的VDMOS器件及其制备方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种具有应变结构的VDMOS器件，其包括：半导体材料，在所述半导体材料上形成有漏区10、漂移区11、重掺杂区12、轻掺杂区13、源区14和JFET区19；栅介质20及其上形成的栅极21，所述栅介质20和栅极21形成在所述半导体材料之上；绝缘应变层22，所述绝缘应变层22形成在所述栅介质20和栅极21之上，所述绝缘应变层22的晶格与其下方的半导体材料不匹配，能够在其下方的半导体材料中引入应力；隔离介质23，所述隔离介质23形成在所述绝缘应变层22之上；金属通孔24，所述金属通孔24贯通至所述半导体材料表面，在所述金属通孔24内形成有源区电极，所述源区电极与所述源区14接触。

本发明的具有应变结构的VDMOS器件通过在器件表面覆盖一层绝缘应变层22，由于该绝缘应变层22与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。

为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种制备具有应变结构的VDMOS器件的方法，其包括如下步骤：

S1：提供衬底，所述衬底为重掺杂，用于形成所述VDMOS器件的漏区10；

S2：在所述衬底上外延形成外延层，所述外延层的掺杂类型与所述衬底相同，所述外延层为轻掺杂，用于形成所述VDMOS器件的漂移区11；

S3：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成重掺杂区12；

S4：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成轻掺杂区13；

S5：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相同，并扩散形成源区14；

S6：生长栅介质层20；

S7：淀积形成栅极21；

S8：刻蚀栅介质层20，仅保留栅极下方的栅介质；

S9：淀积形成绝缘应变层22；