[发明专利]薄膜晶体管、画素结构及其制造方法

说明书

【技术领域】

本申请案是有关于一种薄膜晶体管、画素结构及其制造方法，且特别是有关于一种具有氧化物半导体层的薄膜晶体管、画素结构及其制造方法。

【背景技术】

随着科技的进步，体积庞大的阴极射线管(Cathode Ray Tube，CRT)显示器已经渐渐地走入历史，因此液晶显示器(Liquid Crystal Display，LCD)、有机电激发光显示器、场发射显示器(Field Emission Display，FED)、等离子体显示器(Plasma Display Panel，PDP)等平面显示器已成为显示器的主流，其中又以液晶显示器最为普及化。

在目前最为普及的薄膜晶体管液晶显示器(TFT-LCD)中，薄膜晶体管本身的信赖性(reliability)直接影响了薄膜晶体管液晶显示器的制造良率。是以，如何进一步提升薄膜晶体管的制造良率，实为目前研发的重点之一。

【发明内容】

本申请案提供一种薄膜晶体管及其制造方法，以有效改善薄膜晶体管的制造良率。

本申请案另提供一种画素结构及其制造方法，以有效改善画素结构的制造良率。

本申请案提供一种薄膜晶体管，其包括一栅极、一氧化物半导体层、一栅介电层、一源极以及一漏极。栅介电层位于氧化物半导体层与栅极之间，而源极以及漏极分别与氧化物半导体层的不同部分接触，其中源极与漏极分别具有一阶梯状侧壁，且氧化物半导体层覆盖部分阶梯状侧壁。

在本申请案的一实施例中，前述的栅极与栅介电层配置于一基板上，栅介电层覆盖栅极，而源极与漏极配置于栅介电层上，且氧化物半导体层覆盖部分栅介电层、部分源极以及部分漏极。

在本申请案的一实施例中，前述的氧化物半导体层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide，IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GZO)、氧化锌锡(Zinc-Tin Oxide，ZTO)或氧化铟锡(Indium-Tin Oxide，ITO)。

在本申请案的一实施例中，前述的氧化物半导体层的厚度小于源极与漏极的厚度。举例而言，氧化物半导体层的厚度系介于100A与2000A之间，而源极与漏极的厚度系介于200A与20000A之间。

本申请案另提供一种画素结构，其包括一薄膜晶体管与一画素电极。薄膜晶体管包括一栅极、一氧化物半导体层、一栅介电层、一源极以及一漏极。栅介电层位于氧化物半导体层与栅极之间。源极以及漏极分别与氧化物半导体层的不同部分接触，且源极与漏极分别具有一阶梯状侧壁。画素电极与漏极电性连接，且画素电极覆盖部分阶梯状侧壁。

在本申请案的一实施例中，前述的栅极与栅介电层配置于一基板上，栅介电层覆盖栅极，而氧化物半导体层配置于栅介电层上，且源极与漏极覆盖部分氧化物半导体层与部分栅介电层。

在本申请案的一实施例中，前述的氧化物半导体层与栅介电层配置于一基板上，栅介电层覆盖氧化物半导体层，而栅极配置于栅介电层上，且源极以及漏极分别与部分氧化物半导体层接触。

在本申请案的一实施例中，前述的画素结构可进一步包括一覆盖栅极与栅介电层的绝缘层，其中栅介电层与绝缘层中具有多个接触开口，以将部分氧化物半导体层暴露，而源极与漏极通过接触开口与部分氧化物半导体层接触。

本申请案提供一种薄膜晶体管的制造方法，其包括下列步骤。首先，于一基板上依序形成一栅极与一栅介电层，其中栅介电层覆盖栅极。接着，于栅介电层上形成一源极与一漏极，源极与漏极分别具有一阶梯状侧壁。之后，于栅介电层上形成一氧化物半导体层，以覆盖源极与漏极的部分阶梯状侧壁，其中源极与漏极分别与氧化物半导体层的不同部分接触。

在本申请案的一实施例中，形成具有阶梯状侧壁的源极与漏极的方法包括下列步骤。首先，于栅介电层上形成一导电材料层。接着，于导电材料层上形成一图案化光阻层，以将部分导电材料层暴露。之后，以图案化光阻层为罩幕，移除未被图案化光阻层覆盖的部分导电材料层，以于导电材料层中形成一凹陷图案。接着，移除部分图案化光阻层，以形成一残余图案化光阻层，其中残余图案化光阻层进一步暴露出原本被图案化光阻层所覆盖的部分导电材料层。之后，以残余图案化光阻层为罩幕，移除未被残余图案化光阻层覆盖的部分导电材料层直到部分栅介电层被暴露出来为止，以形成阶梯状侧壁。