[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2010年12月31日提交的韩国专利申请No.10-2010-0140510的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言涉及一种非易失性存储器件及其制造方法。

背景技术

为了将字线用作三维快闪器件中的金属，当在如兆兆比特单元阵列晶体管(TCAT)中形成沟道插塞之后，剥离牺牲层，并在其上沉积氧化物/氮化物/氧化物(ONO)层和金属。然后，通过隔离工艺形成字线。

图1A是现有的非易失性存储器件的立体图。图1B是图1A的布图。

参见图1A和图1B，衬底(未示出)上形成有多个沟道插塞11。每个沟道插塞11穿透字线12。多个字线12被层叠成多层。字线12的两个端部在修整区13中被修整成具有阶梯式结构。字线12具有如下的阶梯式结构，其中最上方的字线12最短而最下方的字线12最长。也就是说，字线12被层叠且形成了横跨单元区100而延伸的行。然而，一旦在单元区100外部，字线12就被修整成形成阶梯式结构，且字线12的端部与字线接触14连接。

因此，修整区13是连接字线接触14的区域。修整区13通常具有约500nm的宽度。

图1A和图1B中的现有技术将电介质层与牺牲层交替地层叠数次，选择性地去除牺牲层，并在去除了牺牲层的部分中形成字线12。例如，在128千兆级快闪存储器中，将电介质层与牺牲层层叠16层。例如，可以利用氧化物形成电介质层，可以利用氮化物形成牺牲层。在此结构中，在最下方的字线12的情况下，电介质层(例如，氧化物层)必须支撑起从修整起始区101到修整终止区102的约9000nm(＝16×500nm)的空的空间。

然而，修整区很有可能因牺牲层(氮化物层)剥离工艺和后续的ONO工艺中的热应力而发生倒塌。因此，不能正确地形成字线12，因而难以形成器件。

发明内容

本发明的示例性实施例涉及一种能够保证三维非易失性存储器件的结构稳定性的非易失性存储器件及其制造方法。

根据本发明的一个示例性实施例，一种非易失性存储器件包括：一个或多个柱状沟道插塞；多个字线和多个电介质层，所述多个字线和所述多个电介质层交替层叠以围绕所述柱状沟道插塞；存储层，所述存储层位于所述字线与所述柱状沟道插塞之间；多个字线连接部，所述多个字线连接部中的每个将所述多个字线之中的公共层中的字线的端部连接；以及多个字线延伸部，所述多个字线延伸部自所述字线连接部延伸。字线延伸部可以形成为阶梯式结构。字线延伸部可以自字线连接部中的相应一个字线连接部的大致中央部分起沿着一个方向延伸。字线延伸部可以自字线连接部的两个边沿延伸。字线延伸部可以自字线连接部的一个边沿起沿倾斜方向延伸。字线连接部和字线延伸部可以包括：第一字线连接部，所述第一字线连接部连接字线中的一些字线的端部；多个第一字线延伸部，所述多个第一字线延伸部自所述第一字线连接部起沿倾斜方向延伸且具有阶梯式结构；第二字线连接部，所述第二字线连接部连接其余字线的端部；以及多个第二字线延伸部，所述多个第二字线延伸部自所述第二字线连接部起沿倾斜方向延伸且具有阶梯式结构。

根据本发明的另一个示例性实施例，一种制造非易失性存储器件的方法包括以下步骤：形成一个或多个沟道插塞，所述一个或多个沟道插塞穿透多个电介质层和多个牺牲层的交替层叠体；修整所述交替层叠体的一端以形成多个阶梯结构；形成将所述交替层叠体划分成存储串单元的第一缝隙和划分所述阶梯结构的第二缝隙；选择性地去除所述牺牲层以形成底切；以及在所述底切中形成字线、形成字线连接部以连接所述字线的端部，以及形成自所述字线连接部延伸以形成阶梯式结构的一个或多个字线延伸部。

附图说明

图1A是现有的非易失性存储器件的立体图。

图1B是图1A的布图。

图2A是根据本发明的第一示例性实施例的非易失性存储器件的截面图。

图2B是图2A的布图。

图2C是字线和字线延伸部的立体图。

图2D是包括字线延伸部的修整区的立体图。

图3A至3G是说明根据本发明的第一示例性实施例的制造非易失性存储器件的方法的截面图。

图4A是形成连接缝隙的布图。

图4B是形成字线和字线延伸部的布图。

图4C是形成字线接触的布图。

图5A和图5B分别是形成底切的截面图和立体图。