[发明专利]铜填充硅通孔的制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种铜填充硅通孔的制作方法。

背景技术

随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。现有的集成度提高主要是采取减小最小特征尺寸，例如：最小特征尺寸为90纳米、最小特征尺寸为45纳米、最小特征尺寸为32纳米、最小特征尺寸为22纳米，使得在给定的区域能够集成更多的元件。但上述的减小最小特征尺寸在实质上基本都是二维(2D)集成，具体地说就是被集成的元件都位于半导体晶圆(wafer)的表面，但是随着集成电路技术进入32纳米甚至22纳米技术平台之后，系统复杂性、设备投资成本等方面急剧上升。为此，利用现代电子封装技术实现高密度的三维(3D)集成，成为了微电子电路(包括MEMS)系统级集成的重要技术途径。

在众多的3D封装技术中，硅通孔(Through-Silicon-Via，TSV)技术成为现在研究的热点，硅通孔技术具有如下优势：互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著的减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期硅通孔能够降低芯片功耗大约40％。

硅通孔技术的难点在于硅通孔的刻蚀和填充，这主要是由于硅通孔的高深宽比所造成的。目前硅通孔的填充(Via Fill)包括：如图1a所示，在硅晶片200上形成硅通孔201，如图1b、1c所示，在上述结构表面依次淀积绝缘层202(Insulation Layer)、阻挡层203(Barrier Layer)和晶种层204(Seed Layer)，如图1d所示接着进行铜的电镀填充(Copper Electroplating)，形成铜层205，如图1e所示，化学机械研磨去除硅晶片下表面的多余电镀铜，后续做重新分布引线(Redistribution Layer)电镀、金属层蚀刻与凸块制作。其中，填充材料可分为多晶硅、铜、钨和高分子导体等材料；而填充技术可使用电镀、化学气相沉积、高分子涂布等方法。其中铜的电镀由于是在晶片的表面、硅通孔的侧壁和底部同时进行的，经常会在其中形成孔隙，从而影响器件的可靠性。寻找一种纯粹的底部向上的铜的生长方式成为一种迫切的需求。

发明内容

本发明的目的是提供一种铜填充硅通孔的制作方法，以消除硅通孔中的孔隙，提高器件可靠性。

本发明的技术解决方案是一种铜填充硅通孔的制作方法，包括以下步骤：

在硅晶片表面形成硅通孔；

在上述结构表面沉积一层绝缘层；

接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；

将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；

采用化学镀铜工艺，在铜种子层上填充铜；

去除晶片上表面的铜、阻挡层和绝缘层；

研磨晶片的下表面减薄至硅通孔的底部并去除铜的种子层。

作为优选：所述硅通孔的直径为1-50微米，所述硅通孔的深度为10-500微米。

作为优选：所述绝缘层的厚度为5-500埃。

作为优选：所述阻挡层的厚度为5-500埃。

作为优选：所述在硅通孔的底部形成铜种子层，化学反应方程式为：2Cu²⁺+Si+6HF→2Cu+SiF6^2-+6H⁺。

作为优选：所述在上述结构表面沉积一层绝缘层采用化学气相沉积工艺。

作为优选：所述接着在上述结构表面沉积一层或多层阻挡层采用物理气相沉积工艺。

作为优选：所述阻挡层的材料为Ta和/或TaN。

与现有技术相比，本发明在沉积阻挡层时采用穿通刻蚀工艺去除硅通孔底部的阻挡层，暴露底层硅，接着采用选择性镀铜方法在硅通孔底部的硅上形成铜的种子层，其它区域没有铜沉积，再通过化学镀铜完成铜的填充，本发明的制作方法为纯粹的底部向上的铜的生长方式，可消除硅通孔中的孔隙，提高可靠性，同时节约成本。

附图说明

图1a-1e是现有技术铜填充硅通孔的制作流程中各个工艺步骤的剖面图。

图2是本发明铜填充硅通孔的制作方法的流程图。

图3a-3h是本发明制作流程中各个工艺步骤的剖面图。

具体实施方式

本发明下面将结合附图作进一步详述：