[发明专利]一种监控金属层过刻蚀的方法及监控模块

说明书

技术领域

本发明涉及芯片制作领域，尤其涉及一种监控金属层过刻蚀的方法及监控模块。

背景技术

目前，为进一步判断芯片模块的金属层刻蚀的图形是否合格，还设置了两种监控图形(即PCM)，具体如下：

结构1、如图1A所示，为间距性(即Spacing)结构，用以监控需要保留的金属条之间是否发生连条的现象；PAD-1相连的金属条Metal-A应该与PAD-2相连的金属条Metal-B是断开的，如果对芯片模块的金属层刻蚀不准确，则可能会导致金属条Metal-A(图1A中白色部分的金属条)和金属条Metal-B(图1A中黑色部分的金属条)连接在一块，从而可能会导致电路发生短路。

结构2、如图1B所示，为连续性(即Continuity)结构，用于监控连续性的金属条是否发生断条的现象，PAD-1的部分金属条需要与PAD-2的部分金属条连接，若对芯片模块的金属层刻蚀不准确将可能会导致金属条断条的现象。

上述两种结构是比较典型的结构，能够很好的检测金属条连条或断条的情况；由于金属层过刻蚀的时间不合适以及均匀性差等因素将可能造成晶圆中心失效，如图2所示；因此，通常情况下确定金属刻蚀的最佳工艺条件时会进行刻蚀条件拉偏。

目前，在制作芯片的过程中，需要将多个芯片图形(即用于制作芯片的有效图形)曝光在同一晶圆上，如图3所示，并在该晶圆上对多个芯片图形进行层间介质层沉积、层间介质层刻蚀、金属层沉积、金属层刻蚀等相关的处理后得到多个芯片模块；在晶圆上对多个芯片模块进行金属层刻蚀时，可能会由于控制不当而导致金属层过刻蚀，从而将设置在金属层下面的氧化层部分被刻蚀掉；如果氧化层被刻蚀的量较少则不会影响芯片的正常使用，但是当氧化层被刻蚀的量较多时则可能会导致芯片报废。为避免不良芯片流入市场，现有技术中，在对晶圆上的芯片模块进行金属层刻蚀之后，通过测量某一个芯片模块的氧化层的厚度来确定整个晶圆的所有芯片模块的金属层刻蚀的刻蚀量；但是，晶圆上不同组的芯片模块的刻蚀速率可能不同，因此，对各组的芯片模块进行金属层刻蚀的刻蚀量也不同；如果仅根据某一芯片模块的氧化层厚度来确定整个晶圆的所有芯片模块的金属层蚀刻蚀量则会存在以偏概全的问题，确定芯片模块的金属层过刻蚀量不准确。

发明内容

本发明实施例提供一种监控金属层过刻蚀的方法及监控模块，以提高对晶圆上各组芯片模块的金属层过刻蚀情况进行监控的准确性，从而提高确定芯片模块异常的准确性与有效性。

一种监控金属层过刻蚀的方法，包括：

将晶圆上同时曝光的芯片模块划分到一组芯片模块中，以得到多组芯片模块；每组芯片模块包含至少两个芯片模块；

针对每组芯片模块设置有至少一个监控模块，其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中；

针对每组芯片模块，对所述每组芯片模块对应的监控模块的电性能进行测试，根据测试结果确定所述每组芯片模块的金属层过刻蚀量。

较佳地，监控模块通过以下步骤得到：

在划片道的硅衬底上设置多晶条；

在所述硅衬底上形成层间介质层，所述层间介质层覆盖所述硅衬底和所述多晶条；

对所述层间介质层进行刻蚀，以刻蚀掉覆盖在所述多晶条上的层间介质层；

在所述层间介质层上沉积金属层，所述金属层覆盖所述多晶条和所述层间介质层；

对所述金属层进行刻蚀，以蚀刻掉覆盖在所述多晶条上的金属层。

较佳地，在所述硅衬底上形成层间介质之前，还包括：

在所述多晶条中光刻注入轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。

较佳地，对所述每组芯片模块对应的监控模块的电性能进行测试，根据测试结果确定所述每组芯片模块的金属层过刻蚀量，具体包括：

测量所述监控模块中进行金属刻蚀之后的多晶条的第一电阻值；

根据所述第一电阻值与未进行金属刻蚀之前的所述多晶条的第二电阻值，确定出所述监控模块对应的金属层过刻蚀量；

根据所述监控模块的金属层过刻蚀量确定出所述每组芯片模块的金属层过刻蚀量。

较佳地，上述方法还包括：当所述每组芯片模块的金属层过刻蚀量大于设置的刻蚀量阈值时，确定对所述每组芯片模块进行金属刻蚀发生异常，否则确定正常。

本发明实施例，还提供一种制作用于监控芯片模块金属层过刻蚀的监控模块的方法，包括：

在晶圆的划片道的硅衬底上设置多晶条；

在所述硅衬底上形成层间介质层，所述层间介质层覆盖所述硅衬底和所述多晶条；