[发明专利]一种鳍式场效应管及其基体

说明书

技术领域

本发明涉及半导体器件的制作技术，特别涉及一种鳍式场效应管(FinFET)及其基体。

背景技术

随着半导体技术的发展，半导体器件的性能稳步提高。半导体器件的性能提高主要通过不断缩小半导体器件的特征尺寸来实现，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法，也就是单栅半导体器件的制作方法已经无法适用了，所以出现了多栅半导体器件的制作方法。与单栅半导体器件的制作方法相比较，多栅半导体器件具有更强的短沟道抑制能力、更好的亚阈特性，更高的驱动能力以及能带来更高的电路密度。

目前，鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用，FinFET分为双栅FinFET和三栅FinFET，其中的双栅FinFET被广泛使用。

图1为现有技术双栅FinFET的立体结构示意图。

如图1所示，FinFET位于衬底100上，包含具有翅片结构的基体101和栅极结构102，其中每个翅片为长方体状，分别为源极区域103和漏极区域104，翅片结构的中间延伸有沟道区域105。现有技术中基体101由单晶硅层形成，衬底100也由单晶硅层形成。栅极结构102包括栅氧化层(图中未示)和导电栅极。

其中，基体101的翅片结构经过图案化形成，其形成过程为：

首先，在单晶硅层上沉积掩膜层，在掩膜层上涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，在光阻胶层上形成翅片结构图案的光阻胶层，然后以具有翅片结构图案的光阻胶层为掩膜，刻蚀掩膜层，得到具有翅片结构图案的掩膜层；

然后，以具有翅片结构图案的掩膜层为遮挡，刻蚀单晶硅层，得到具有翅片结构的基体，去除剩余的掩膜层。

其中，具有翅片结构图案的掩膜层优选为硬质掩膜，可以为氮化硅层，也可以采用纳米压印方式形成。

栅极结构102形成过程：

在沟道区域105表面形成栅氧化层，栅氧化层覆盖沟道区域的侧壁和顶部；

在包括基体101的衬底100上沉积多晶硅层，并进行平坦化，然后图案化多晶硅层，形成围绕栅氧化层表面的导电栅极。

虽然图1中具有立体结构的FinFET相比于平面制作的单栅半导体器件具有较高的驱动电流，但是优化FinFET的工作性能，进一步提高其驱动电流，成为业内尤其关注的一个问题。

发明内容

有鉴于此，本发明提供一种FinFET及其基体，具有该基体的FinFET能够实现更高的驱动电流。

本发明的技术方案是这样实现的：

本发明提供了一种鳍式场效应管FinFET基体，该基体为翅片结构，包括其中间延伸有沟道区域的源极区域和漏极区域，该基体为多层应力硅层。

所述多层应力硅层至下而上包括单晶硅层、硅锗层和/或硅碳层。

所述多层应力硅层至下而上包括单晶硅层、硅碳层和硅锗层。

所述硅碳层和硅锗层为外延层或者离子注入层。

所述硅锗层的锗含量为5％～35％；所述硅碳层的碳含量为3％～15％。

所述多层应力硅层的顶层进一步包括顶层单晶硅层。

所述顶层单晶硅层的厚度为5nm～50nm。

其中每个翅片为漏斗状，每个漏斗包括头部和尾部，其尾部延伸连接构成沟道区域。

本发明还提供了一种鳍式场效应管FinFET，包括位于衬底上的如上所述的FinFET基体和栅极结构；其中，所述栅极结构围绕翅片结构中间的沟道区域表面，该表面包括沟道区域的侧壁和顶部。

所述FinFET为多个，其中，每个FinFET的翅片结构平行排列，每个栅极结构相互连接成一条直线。

从上述方案可以看出，本发明提供的FinFET基体为多层应力硅层，每层的材料不同，应力分布也不相同，多层结合的应力硅层，具有比传统的硅基体更高的压应力，进而电子或者空穴在基体上的沟道区域移动时，具有比传统的硅沟道更高的载流子迁移率，因此本发明利用应力硅沟道层在FinFET中实现较高的驱动电流。

附图说明

图1为现有技术双栅FinFET的立体结构示意图。

图2为本发明实施例FinFET的立体结构示意图。

图3为本发明实施例多个FinFET由一条直线构成的栅极结构控制的立体结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。