[发明专利]非易失性存储器设备及其读取方法和存储器系统

说明书

相关申请的交叉引用

本申请根据35U.S.C§119对于在2010年11月15日提交的韩国专利申请No.10-2010-0113468要求优先权，该韩国专利申请的公开通过引用的方式被整体包含在此。

技术领域

本发明思想的实施例总体上涉及半导体存储器设备，并且更具体地涉及非易失性存储器设备、用于非易失性存储器设备的读取方法和包含非易失性存储器设备的存储器系统。

背景技术

可以根据当半导体存储器设备与电源断开时是否保留存储的数据，将半导体存储器设备大致划分为两个类别。这些类别包括：易失性存储器设备，当与电源断开时，其丢失存储的数据；以及非易失性存储器设备，当与电源断开时，其保留存储的数据。易失性存储器设备的示例包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。非易失性存储器设备的示例包括只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、电阻型随机存取存储器(RRAM)和铁电随机存取存储器(FRAM)。

由于诸如相对高的存储容量、低功耗和抵挡物理冲击的能力之类的吸引人的特征，闪速存储器设备是尤其流行的非易失性存储器设备类型。鉴于这种持续的流行性，研究者不断地寻求改善闪速存储器设备的方式。例如，研究者不断地寻求改善读取操作和写入操作的速度和精度以及存储容量的方式。

发明内容

根据本发明思想的一个实施例，一种读取非易失性存储器设备的方法，包括：接收读取命令；接收地址；检测读取使能信号的跃迁(transition)；基于所述读取使能信号的跃迁来生成选通信号；读取与所接收的地址对应的数据；以及在所述选通信号来回切换(toggle)预定次数后输出所读取的数据。

根据本发明思想的另一个实施例，一种非易失性存储器设备，包括：存储器单元阵列；地址解码器，其响应于所接收的地址来选择所述存储器单元阵列的字线；时钟生成器，其基于读取使能信号来生成时钟；读取和写入电路，其从所述存储器单元阵列读取与所接收的地址对应的数据，并且响应于所述时钟来传送所读取的数据；以及输入/输出驱动器，其响应于所述读取使能信号来输出选通信号，并且输出从所述读取和写入电路传送的所读取的数据。在所述选通信号来回切换预定次数后，输出所读取的数据。

根据本发明思想的又一个实施例，一种存储器系统，包括：非易失性存储器设备；以及控制器，其被配置成控制所述非易失性存储器设备。所述非易失性存储器设备包括：存储器单元阵列；地址解码器，其响应于所接收的地址来选择所述存储器单元阵列的字线；时钟生成器，其基于读取使能信号来生成时钟；读取和写入电路，其从所述存储器单元阵列读取与所接收的地址对应的数据，并且响应于所述时钟来传送所读取的数据；以及输入/输出驱动器，其响应于读取使能信号来输出选通信号，并且输出从所述读取和写入电路传送的所读取的数据。在所述选通信号来回切换预定次数后，输出所读取的数据。

本发明思想的这些和其他实施例可以通过在选通信号稳定后将输入/输出信号输出来改善非易失性存储器设备的可靠性。

附图说明

附图图示本发明思想的所选实施例。在附图中，相同的附图标号指示相同的特征。

图1是根据本发明思想的第一实施例的非易失性存储器设备的框图。

图2是图示根据本发明思想的实施例的、在非易失性存储器设备中执行读取操作的方法的流程图。

图3是图示根据本发明思想的实施例的、从图1的非易失性存储器设备输出读取的数据的方法的流程图。

图4是根据本发明思想的实施例的、在图1中图示的时钟生成器的框图。

图5是根据本发明思想的实施例的、在图4中图示的时钟控制器的框图。

图6是根据本发明思想的实施例的、在图4中图示的时钟生成电路的框图。

图7是根据本发明思想的实施例的、用于描述图1的非易失性存储器设备的操作的第一时序图。

图8是根据本发明思想的实施例的、用于描述图1的非易失性存储器设备的操作的第二时序图。

图9是根据本发明思想的实施例的、用于描述图1的非易失性存储器设备的操作的第三时序图。

图10是根据本发明思想的实施例的、用于描述具有第一延时选项的图1的非易失性存储器设备的读取操作的时序图。