[发明专利]形成绝缘体上碳硅-锗硅异质结1T-DRAM结构的方法及形成结构有效
申请号: | 201110349874.4 | 申请日: | 2011-11-08 |
公开(公告)号: | CN102543882A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 黄晓橹;陈玉文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 形成 绝缘体 上碳硅 锗硅异质结 dram 结构 方法 | ||
1.一种形成绝缘体上碳硅-锗硅异质结1T-DRAM结构的方法,其特征在于,包括以下顺序步骤:
步骤1:在SOI晶片上淀积一层硬掩膜层,对所述硬掩膜层进行光刻和刻蚀,在硬掩膜层上形成第一开口,所述第一开口中暴露出P型硅层;
步骤2:对第一开口中暴露出的P型硅层进行刻蚀,刻蚀至埋氧层上仅存一薄层P型硅层为止;
步骤3:对第一开口内进行SiGe选择性外延生长,使第一开口内生长满Si1-xGex层,其中X为介于1和0之间且不包括0的数字;
步骤4:刻蚀除去除硬掩膜层,对整个晶片表面进行全局化的氧化处理,待Si1-xGex层中锗含量达到设定摩尔比后停止氧化;
步骤5:刻蚀除去由于氧化在P型硅板上形成的SiO2层,并在露出P型硅片和P-SiGe层的表面外延一层Si薄膜层;
步骤6:在晶片上制备浅槽隔离和NMOS器件,所述NMOS器件中形成N+-SiC源区和N+-SiGe漏区;
步骤7:在晶片上覆盖一层光刻胶层,对光刻胶层进行光刻形成第二开口,所述第二开口中暴露出N+-SiC源区;对第二开口中进行碳离子注入;
步骤8:去除晶片上多余光刻胶,进行退火工艺激活注入离子,形成N+-SiC源区。
2.根据权利要求1所述方法,其特征在于,所述硬掩膜层为氮化硅材料。
3.根据权利要求1所述方法,其特征在于,所述步骤4中刻蚀为湿法刻蚀。
4.根据权利要求1所述方法,其特征在于,所述步骤4中刻蚀为湿法刻蚀。
5.根据权利要求1所述方法,其特征在于,所述NMOS器件为PDNMOS器件。
6.一种由权利要求1所述方法形成的1T-DRAM结构,其特征在于,包括:
一半导体基板、一埋氧层,所述埋氧层覆盖在半导体基板上;
一P型硅层,所述P型硅层覆盖在埋氧层上,所述P型硅层上设有由STI分隔开的NMOS器件,其中所述NMOS器件中的沟道为P型SiGe,所述NMOS器件中的源区为N+-SiC、漏区为N+-SiGe。
7.根据权利要求6所述的1T-DRAM结构,其特征在于,所述NMOS器件中的栅极和侧墙之间设有侧墙阻挡层。
8.根据权利要求6所述的1T-DRAM结构,其特征在于,所述NMOS器件为PDNMOS器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110349874.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造